反射によるオーバーシュート及びアンダーシュートを回避するために、一般的には出力にダンピング抵抗を 付加する手法が用いられます。 TI社ではダンピング抵抗内蔵の製品を一部取り扱っています。 <利点> ●ラインインピーダンスマッチングやライン終端がより容易 ... 詳細表示
【Lattice:FPGA】JTAGピンを専用ピンとして使用する場合、JTAGENBピンはどのように処理すれば良いでしょうか。
JTAGENBピンはOpenとしてください。 【注意事項】 Diamond Spreadsheet ViewのGlobal Preferencesタブで"JTAG_PORT = ENABLE"(デフォルト) となっていることをご確認ください。 この場合JTAGENBピンはコンフィグレーション後にユーザI/Oとなり 詳細表示
【TI:プロセッサ】 AM437x:EXTINTn(nNMI)ピンについて
EXTINTn(nNMI)ピンはLowレベルセンシティブの外部割込み入力となり、 他のデバイスの割り込み出力などに接続することが可能です。 ノンマスカブルではなくマスカブル割り込みとなり、 割り込みコントローラによりマスクすることが可能です。 割り込みコントローラにより直接フックされる 詳細表示
【TI:クロック/タイミング】 LMK1C1102とLMK1C1103のピン配置
LMK1C1102とLMK1C1103のピン配置はそれぞれ、CDCLVC1102とCDCLVC1103と同じです。 なお、Revision Bのデータシート(SNAS791B)が公開されており、ピン配置は記載されています。 常に最新のデータシートを参照してください。 詳細表示
【TI:プロセッサ】 TIのJTAGエミュレーター(XDS)のEMUピンについて
EMUピン(EMU0-x)は、計測およびトレースに使用されます。 JTAGエミュレーター(XDS)およびターゲットデバイスがサポートしている場合のみ利用可能です。 複数のEMUピン(EMU0-x)の内のどれが使用されるかは、ターゲットデバイスにより異なります。 詳細は下記および各エミュレーター、各 詳細表示
【Lattice:CPLD/FPGA】デバイスの未使用ピンの処理方法
ラティスセミコンダクターのFPGAおよびCPLDでは、未使用ピンには自動で 内部プルダウン処理されるため、外部処理は必要ありません。 下記、ラティスセミコンダクターのアンサーデータベースもご参照ください。 Do the unused I/O pins need to be grounded in a 詳細表示
ALERT(6ピン)の入力電圧はデータシートp4の絶対定格より電源(V+)+ 0.5Vです。 電源(V+)=3.3Vの場合、ALERTピンの入力電圧は最大3.8Vとなります。 これはデバイス内部のALERT(6ピン)とV+(1ピン)に保護ダイオードがあり、 ALERTに電源(V+) +0 詳細表示
【TI:電源IC】 UCC28056 ピン間短絡時に出力過電圧となる場合の対策について
LLC回路にUCC25630x/UCC25640xを使用すると、UCC28056が過電圧状態時にデバイスを停止させる事が可能です。UCC25630x/UCC25640xのRVCCピンからUCC28056のVCCピンに電力供給を行う事で、その機能を実現できます。 これらの製品には入力電圧過電圧検知機能が 詳細表示
【TI:プロセッサ】 プロセッサ共通 JTAGピンヘッダについて
①エミュレータとターゲットボードのJTAG変換コネクタのクロスリファレンスについては JTAG connectors cross referenceを確認してください。 ②対応する変換コネクタがある場合は、メーカーサイトへリンクまたは提供会社が 紹介されていますので、個別に確認してください。... 詳細表示
【TI:アイソレーション】 ISOW7821 GND1,GND2について
内部で接続されています。 通常動作ではピン8/9は外部GNDにつながなくても問題ありません。 しかし、良好なEMC性能を得るためにはピン8/9を外部GNDに接続することを推奨しています。 ピン2/15は常に外部でGNDに最短で接続してください。 詳細表示