【TI：クロック/タイミング】 CDCI6214のクロックが出力されない

I2C経由のレジスタ設定を完了後にrecal(Reg 0x00 のbit4)を実行して、クロックが出力されるか確認してください。 recalによって再キャリブレーションが実行されます。 なお、EEPROMで起動時はデータシートの8.5.2 EEPROM Access(データシートRev E時点... 詳細表示

【TI：クロック/タイミング】 ADS42JB69EVMに搭載のLMK04828の出力周波数について

ADS42JB69のサンプリングレートが250MHz、LMFの設定が421の場合、LMK04828のクロックは以下になります。 ①JESD CORE CLOCK ⇒ LVDS 250MHz ②JESD CORE SYSREF ⇒ LVDS 6.25MHz ③GTX_CLK ⇒ LV... 詳細表示

【TI：クロック/タイミング】 CDCI6214EVMに使用している水晶の型番について

CDCI6214EVMではNX3225GA-25.000M-STD-CRG-2が使用されています。 CDCI6214EVMのBOMリストはE2Eより入手できます。 ファイル名:SV601290A(001)_BOM.xls 詳細表示

【TI：クロック/タイミング】 CDCLVC1106

CLKINの入力容量は最大約5pFになります。 こちらのE2Eも参照してください。 詳細表示

【TI：クロック/タイミング】 LMK00105のシングルエンド入力について

シングルエンドで入力する場合、DC結合は可能です。 DC結合でのシングルエンド入力時のCLKin*の処理はコンデンサを介してGNDへ接続します。 またRB1とRB2はkΩレンジになります。例えばRB1=7.5k RB2=2.5k等になります。 例えば、Figure 7の場合、Vbb≃Vp... 詳細表示

【TI：クロック/タイミング】 CDCM9102へのシングルエンド・クロックの入力

はい、下図のようなACカップリングにより入力可能です。 以下リンクも参照してください。 評価ボード資料 CDCM9102EVM Clock Evaluation Module 5.2節「Configuring a Single-Ended Input」 E2E... 詳細表示

【TI︓クロック/タイミング】 CDCLVC11xxから出力される短いパルスについて

CDCLVC11xxのイネーブル制御信号1Gはクロック非同期信号のため、 クロック入力信号がHighの時にイネーブル状態に遷移した場合、 クロック出力Yxから短いパルスが出力する事があります。 LMK1C110xであれば、イネーブル制御信号1Gはクロック同期信号のため、 意図せ... 詳細表示

【TI：クロック/タイミング】 LMK1C1102とLMK1C1103のピン配置

LMK1C1102とLMK1C1103のピン配置はそれぞれ、CDCLVC1102とCDCLVC1103と同じです。 なお、Revision Bのデータシート(SNAS791B)が公開されており、ピン配置は記載されています。 常に最新のデータシートを参照してください。... 詳細表示

【TI︓クロック/タイミング】 クロック関連のツールについて

TICS Proはより新しいツールで、最近リリースされたクロック関連の製品も対応しています。 どちらのツールでも対応しているクロック製品をご使用の場合はTICS Proをご使用下さい。 また、インストーラのダウンロードおよび対応するクロック製品は下記URLを参照してください。 ■TICS... 詳細表示

【TI：クロック】 CDCM6208V2の最大出力800MHzに関して

VCOは精度保証のためマージンを取っており、CDCM6208V2のVCOは、最大3.13 GHzで制限されています。 従ってLVPECLの実際の出力は最大782MHzとなります。 詳細表示