【TI:プロセッサ】 TI提供のRTOS(TI-RTOS、SYS/BIOS)の入手方法について
各種コア用のRTOS(TI-RTOS、SYS/BIOS)は下記よりダウンロードしてください。 デバイス毎にSDKとして各種ドライバや関連コンポーネントを含めパッケージ化されております。 SYSBIOS(TI-RTOS for Processors, MCU and Wireless Conn... 詳細表示
【TI:インターフェイス】 DP83822 電源投入時の電源シーケンス
CenterTAPは、アナログ電源(AVD)と同電位にする必要があるため、AVDに接続してください。 電源シーケンスはデータシートのタイミング図(Figure 1.)を確認してください。 詳細表示
【TI:プロセッサ】 Code Composer Studio(CCS) 入手方法
最新のCCSはこちらのサイトから無償でダウンロード可能です。 詳細表示
【TI:プロセッサ】 AM64x コア電源(VDD_CORE)の入力電圧の選択について
全てのAM64xデバイスのコア電源(VDD_CORE)は0.75Vと0.85Vの 何れか(固定)の入力電圧で動作します。 0.75Vの場合、0.85Vの場合と比較し、消費電力を削減することができます。 0.85Vの場合、他の0.85V入力の電源と組み合わせることで、 簡素化... 詳細表示
【TI:プロセッサ】 AM437x DDR3メモリインターフェースの信号ラインの終端について
DDR3メモリの配線トポロジにより信号ラインの終端(VTT termination)の有無が異なり、 フライバイ・トポロジの場合のみ信号ラインの終端(VTT termination)が必要です。 信号ラインの終端(VTT termination)についての詳細は下記ドキュメントを確認してくださ... 詳細表示
【TI:ロジック】 絶対最大定格(Absolute Maximum Ratings)について
絶対最大定格はJIS7032において、「瞬時たりとも超過してはならない限界値で、 また2項目以上規格値が定められている時、どの2つの項目も同時に達してはならない限界値」と説明されています。 TI社製品も基本的には絶対最大定格を超えたとき、製品の劣化・破壊の可能性があります。 詳細表示
出力段にPchを持たない内部回路構成、つまり出力段のFETのドレインがどこともつながっていない状態になっています。 したがって、外部にプルアップされた電位がそのまま出力のHレベルとなります。ロジック製品の代表型番は、05/06/07となります。 この機能を利用して、期待される出力電圧レベルと同じ電... 詳細表示
【TI:ロジック】 バス・ホールド回路と一般的な入力端子のプルアップ、プルダウン抵抗処理の違い
バス・ホールド回路は、理想的な入力電圧レベル(H:Vcc、L:GND)に近くなるほど、 バス・ホールド回路からのドライブ電流が小さくなります。 バスラインがLレベルで停止しているとき、 一般的な入力端子をプルアップ抵抗処理していると常に電流が流れ続けますが、 バス・ホールド回路は、ほとんど電流を消費し... 詳細表示
【TI:ロジック】 ロジックIC 入力オーバーシュート、アンダーシュートの許容について
デバイスの保証は入力の絶対最大定格になります。 下記を参考にしてください。 ・入力オーバーシュートの許容 ・入力アンダーシュートの許容 詳細表示
AC電圧電源をDC電圧電源に変換するトランスを使用しない非絶型リニアレギュレータです。 下図に示すように、2つの抵抗器から分圧回路を作成する方法と同じくコンデンサを使って ACインピーダンス(リアクタンス)を使用し、これにより電圧を降圧させます。 一般にこの方法は容量性降圧ソリューションと呼ばれてい... 詳細表示
963件中 271 - 280 件を表示