反射によるオーバーシュート及びアンダーシュートを回避するために、一般的には出力にダンピング抵抗を 付加する手法が用いられます。 TI社ではダンピング抵抗内蔵の製品を一部取り扱っています。 <利点> ●ラインインピーダンスマッチングやライン終端がより容易 ... 詳細表示
【TI:プロセッサ】 66AK2G12: 各電源に必要な電流量
以下資料を参照してください。 66AK2G12 Power Consumption Summary なお、電源設計には適切なマージンを持たせてください。 詳細表示
【TI:データ・コンバータ】 ADCの分解能に対するリファレンス電源
こちらの"Example Voltage Reference Recommendation to Data Converters"を確認してください。 分解能に対するリファレンス電源の一覧表です。 詳細は各ADCのデータシートのリファレンス電源項目を確認してください。 詳細表示
【TI:ロジック】 ロジック全般 パワー・アップ・スリーステートとパーシャル・パワーダウンの違い
●パワー・アップ・スリーステート(IOZPU/PD保証) VCC=0V~パワー・アップ・スリーステート規定電圧までの出力リーク電流を保証します。 /OE端子をプルアップすることで電源オン/オフの過渡時或いは 基板コネクタへの脱着時に、より確実にHi-Z状態を維持させることが出来ます。 ... 詳細表示
【TI:電源IC】 LP8733 Gated Mode動作時のPGOODピンのデフォルトの出力状態について
Gated Mode動作時のPGOODピンは、デフォルトでアサート状態となります。 この際の出力信号の極性は、PGOOD_CTRL_1 レジスタの PGOOD_POLのデフォルト値(OTP設定)で決まります。 メイン電源入力(VANAピン)がUndervoltage lockou... 詳細表示
【TI:電源IC】 スーパーキャパシタを充放電するバックアップ用回路について
TIのリファレンスデザインのPMP9761が仕様に該当するかと思われます。 回路動作としてはMAIN電源からSYS電源に電力を供給しつつTPS63060を介してキャパシタにチャージを行います。 キャパシタへのチャージはダイオードを介してのプリチャージも同時に行います。 MAIN電源が切断されるとキャ... 詳細表示
デバイスの正常動作を保証し、1ピンあとりの出力端子が流すことができる電流値は、 推奨動作条件(Recommended Operating Conditions)にて、IOH/IOLとして規定されています。 出典:SN74LV244Aデータシート REVISED OCTOBER 2015... 詳細表示
標準ロジック ステータス・レポート ピン接続図を見ると希望の論理のICを探すことができます。 併せて以下の資料も参照してください。 Little Logic Guide How to Select Little Logic 詳細表示
【TI:プロセッサ】 Sitara:SDK-RTOSのインストールについて
使用方法 Index <前の手順へ 2)SDK-RTOSのインストール Processor-sdk-rtosサイトより、Windows Host用インストーラをダウンロード。 ti-processor-sdk-rtos-am335x-evm-05.01.00.11-Windo... 詳細表示
【TI:プロセッサ】 Sitara:PRU-ICSS Industrial Softwareのインストールについて
使用方法 Index 1)PRU-ICSS Industrial Softwareのインストール 産業用通信プロトコル対応ソフトウェアの入手方法については、こちらを確認してください。 ソフトウェアの使用方法については、"Software Developers Guide"... 詳細表示
963件中 61 - 70 件を表示