【TI:インターフェイス】 LVDS 選定部品の使用可能な信号レートの計算方法
TIA/EIA-644-AおよびTIA/EIA-899では、ドライバ出力の遷移時間が単位インターバルの30%以下であり その下限がそれぞれ260psおよび1nsと定義されています。 またレシーバ入力での遷移時間が単位インターバルの50%以下であることを推奨しています。 ただし、これはライン・デバ... 詳細表示
【TI:マイコン】 MSP430 NMI(ノンマスカブル割込み)について
本FAQは、MSP430F1xx/F2xx/F4xx/G2xx/i2xxファミリーについての説明となります。 上記MSP430ファミリーのNMI(ノンマスカブル割込み)は、下記3種類の要因によって生成される割込みとなります。 ・ NMI端子のエッジ変化を検出した割込み ・ 発振器の異常を検出した割込み ... 詳細表示
I2Cバスは、マスターと呼ばれるコントローラを使用してスレーブデバイスと通信する双方向インターフェイスです。 スレーブはマスターによってアドレス指定されない限りデータを送信できません。 物理I2Cインターフェイスは、 『シリアルクロック(SCL)ライン』と『シリアルデータ(SDA)ライン... 詳細表示
【TI:マイコン】 MSP430 NMI端子のノンマスカブル割込みについて
MSP430シリーズの/RST(リセット)端子とNMI端子は共用されています。 端子機能は、 WDTCTL[WDTNMI]ビットで設定します。 (MSP430F5xx/F6xx/FRxxファミリーは、SFRRPCR[SYSNMI]ビットで端子機能を設定します) PUC(Power Up ... 詳細表示
【TI:マイコン】 MSP430 Flashメモリへのアクセス違反によるノンマスカブル割込みについて
本FAQは、MSP430F1xx/F2xx/F4xx/G2xx/i2xx/F5xx/F6xxファミリーについての説明となります。 Flashメモリコントローラが書き込みや消去シーケンスを実行中(FCTL3[BUSY] = 1)に、 CPUなどがFlashメモリにアクセスしたとき、FCTL3[ACC... 詳細表示
【TI:マイコン】 MSP430 マスカブル割込み(汎用割込み)について
MSP430シリーズのマスカブル割込み(汎用割込み)は、下記目的で使用されます。 ・ 周辺モジュールの割込み要因をCPUに通知する。 ・ 低消費電力モード(LPMx)から復帰するトリガとして利用する。 【割込みの制御(禁止/許可)】 マスカブル割込みを生成するには、下記設定が必要です。 ... 詳細表示
【TI:マイコン】 MSP430 ウォッチドッグタイマのインターバル設定について
MSP430のウォッチドッグタイマ・モジュールは、16ビットのカウンタを搭載しています。 カウンタは、WDTCTL[WDTSSEL]ビットで設定されたクロックを用いて、カウントアップされます。 カウンタの値がWDTCTL[WDTIS]ビットで設定したカウント値に達すると、IFG1[WDTIFG]フラグ... 詳細表示
【TI:インターフェイス】 I2C I2Cの一般的な通信手順
1)マスターがスレーブにデータを送信する場合(*マスターはトランスミッタ) 1.マスターはスタートコンディションを送信し、送信したいスレーブのアドレスを指定。 2.マスターは送信したいスレーブにデータを送信。 3.マスターはストップコンディションを送信して終了。 2)マスター... 詳細表示
【TI:インターフェイス】 I2C全般 バスラインの配線パターン
バスラインはクロストークと干渉が最小になるように配線する必要があります。 下図のようなパターンで配線を行うことをお勧めします。 この配線パターンによって、SDAラインとSCLラインの容量性負荷が同じになります。 GND層をもつプリント基板の場合は省略できます。 詳細表示
【TI:クロック/タイミング】 CDCM9102へのシングルエンド・クロックの入力
はい、下図のようなACカップリングにより入力可能です。 以下リンクも参照してください。 評価ボード資料 CDCM9102EVM Clock Evaluation Module 5.2節「Configuring a Single-Ended Input」 E2E... 詳細表示
963件中 71 - 80 件を表示