【TI：電源IC】 LP8733　Gated Mode動作時のPGOODピンのデフォルトの出力状態について

Gated Mode動作時のPGOODピンは、デフォルトでアサート状態となります。 この際の出力信号の極性は、PGOOD_CTRL_1 レジスタの PGOOD_POLのデフォルト値（OTP設定）で決まります。 メイン電源入力（VANAピン）がUndervoltage lockou... 詳細表示

【TI：プロセッサ】 66AK2G12: 各電源に必要な電流量

以下資料を参照してください。 66AK2G12 Power Consumption Summary なお、電源設計には適切なマージンを持たせてください。 詳細表示

【TI: プロセッサ】 AM64x /AM243xの回路図チェック：推奨事項　2.3 未使用ピン

Index ＜前の手順へ 2.3 未使用ピン 未使用ピンは、特に指示のない限り、通常、未接続のままにしておくことができます。 多くのI/Oは、I/Oの入力機能を制御するPADCONFIGレジスタを持っています （各 conf_<module>_<pin>... 詳細表示

【TI：データ・コンバータ】 ADCの分解能に対するリファレンス電源

こちらの"Example Voltage Reference Recommendation to Data Converters"を確認してください。 分解能に対するリファレンス電源の一覧表です。 詳細は各ADCのデータシートのリファレンス電源項目を確認してください。 詳細表示

【TI：ロジック】 ロジック全般 パワー・アップ・スリーステートとパーシャル・パワーダウンの違い

●パワー・アップ・スリーステート（IOZPU/PD保証） VCC=0V～パワー・アップ・スリーステート規定電圧までの出力リーク電流を保証します。 /OE端子をプルアップすることで電源オン/オフの過渡時或いは 基板コネクタへの脱着時に、より確実にHi-Z状態を維持させることが出来ます。 ... 詳細表示

【TI: プロセッサ】 AM64x /AM243xの回路図チェックについて

メーカーより提供されているAM64x/AM243x Schematic Checklist（文書番号：spracu5) の情報を確認してください。 上記資料の翻訳版を以下にまとめました。参考資料として活用ください。 1 はじめに 2 AM64xおよびAM243x... 詳細表示

【TI：アイソレーション】 ISO7842 入力クロック周波数

①通過周波数帯は100Mbpsとなりますので、50MHz 迄のロジック入力の通過が可能です。 ②波形データはありません。 　出力波形は当デバイスがアナログ入出力のデバイスではなくデジタル信号処理となりますので、方形波の出力となります。 　尚、50MHzより高周波のクロックでは、波形のスキップ... 詳細表示

【TI：電源IC】 スーパーキャパシタを充放電するバックアップ用回路について

TIのリファレンスデザインのPMP9761が仕様に該当するかと思われます。 回路動作としてはMAIN電源からSYS電源に電力を供給しつつTPS63060を介してキャパシタにチャージを行います。 キャパシタへのチャージはダイオードを介してのプリチャージも同時に行います。 MAIN電源が切断されるとキャ... 詳細表示

【TI：ロジック】 シングル・ゲート: 内部論理の一覧

標準ロジック ステータス･レポート ピン接続図を見ると希望の論理のICを探すことができます。 併せて以下の資料も参照してください。 Little Logic Guide How to Select Little Logic 詳細表示

【TI︓インターフェイス】 SN65HVDA540-Q1 電源シーケンス

電源シーケンスの規定はありません。 こちらのe2eを参照してください。 詳細表示