【Lattice FPGA】CerusPro-NXの最大コンフィグレーションクロック周波数は？

MachXO5-NXのデータシートにはMaster SPI、Slave SPIのコンフィグレーション クロックのパラメータ(fMCLK)の最大周波数が記載されていますが、これらの周波数 でコンフィグを行うとFPGAとSPI Flashのsetup/hold時間からスペックを満たすこと はできませ... 詳細表示

【Lattice FPGA】NexusシリーズのFPGAに接続されているコンフィグレーション用SPI FlashををUSBダウンロードケーブル HW-USBN-2Bを使用して...

次の手順をお試しください。 1.クロック周波数を下げてみてお試しください。(デフォルトの0から最大30まで変更) 2.Grobal PreferenceのCONFIG_IOSLEWをデフォルトのMidiumからHighに変更しビットストリーム を再生成してお試しください。 3.ボード電... 詳細表示

【Lattice FPGA】MachXO5-NXの基板チェックシートはあるか？

ラティスセミコンダクターが提供するHardware Checklistがありますのでご参照ください。 下記のMachXO5-NXの製品ページの「Documentation」から「MachXO5-NX Hardware Checklist (FPGA-TN-02274)」の最新版をダウンロードしてください。 h... 詳細表示

【Lattice FPGA】CertusPro-NXのコンフィグ開始を遅らせる方法は？

コンフィグレーション開始を遅らせる目的でPROGRAMNをLowに保持していただいて構いません。 詳細表示

【Lattice 設計ツール】2入力クロックをセレクタで選択し使用する回路でタイミング解析を実施する方法は？

2つの周波数に対してそれぞれ単独で制約する制約ファイル(LPF)を作成し、2種類の制約ファイルでそれぞれ配置配線 (Place&Route)を実施すると、制約が*.prfファイルに変換され生成されます。 タイミング解析でそれぞれの*.prfファイルを指定して2回タイミング解析を行うと、2つの周... 詳細表示

【Lattice 設計ツール】テストベンチの作成を簡単に行う方法は？

Diamond上で、Hierarchy Viewから、該当ブロックを右クリック→Verilog/VHDL Test Fixture Templateを実行します。 実行後、File List ViewのInput Filesのリストの最後に追加されますので、ダブルクリックして開き、入力信号などの 追記... 詳細表示

【Lattice 設計ツール】Lattice DiamondやRadiantでタイミング制約にSDC（FDC)を使用できますか？その場合使用できない制約などはありますか？

Lattice DiamondおよびRadiantではSDCまたはFDCを使用できます。 (Radiantでは論理合成時はLDC、配置配線時はPDCがデフォルトですが、SDC/FDCとは互換性があります。) SDC/FDCは論理合成時に読み込まれ、配置配線のタイミング制約および解析に適用されます。... 詳細表示

【Lattice FPGA】2系統のクロックを切り替えて使用したいが、どうすれば良いか？

クロックをダイナミック(FPGA動作中)に切り替える場合は、専用のクロックマルチプレクサを使用すると、切り替え時のグリッチ発生を防ぐことができます。 詳しくは各デバイスのPLL・クロックのテクニカルノートやライブラリガイドを参照ください。 詳細表示

【会員様限定】Radiantのインストール方法、ライセンス申請・設定方法のマニュアルが欲しい。

添付資料をダウンロードしてご参照ください。 詳細表示

【Lattice：設計ツール】 Lattice sensAI 情報のまとめ

・Lattice sensAI スタックとは? Lattice FPGA にAI の推論機能を実装するためのソリューションです。 評価ボード、IPコア、開発ツール、リファレンスデザイン/デモ、デザインサービスといった Lattice AIソリューションの導入に必要となるすべてを提供し... 詳細表示