【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.14 Data Group Topologies and Routing Gu...
Index Index(DDR) <前の手順へ 2.14 Data Group Topologies and Routing Guidance 実装されているDDR4デバイスの数に関係なく、データライントポロジは 常にポイントツーポイントです。 ルーティング中のレイ... 詳細表示
【TI:プロセッサ】 AM57xx BitBLT 2D Hardware Acceleration Engine (BB2D)について
BB2Dは、Vivante Corporation社のGC320 2Dグラフィックスアクセラレータで、2D画像合成等に利用します。 OpenWF、DirectFB、およびGDI / DirectDrawのAPIをサポートします。 詳細は、以下のドキュメントを参照してください。 -TRM(SP... 詳細表示
【TI:プロセッサ】 AM57xx Video Processing Engine (VPE)について
VPEは、VPDMAバッファからデータを読み取り、データを処理してVPDMAバッファに出力するもので データの流れの例は以下の通りです。 画像入力 (カメラ)- > VIP1 - > VPDMA - > VPE - > VPDMA 詳細は、以下のドキュ... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.14 Data Group Routing Routing Specifica...
Index Index(DDR) <前の手順へ 3.14 Data Group Routing Specification バイト信号ネットクラス内のスキューは、DQおよびDMネットのセットアップと ホールドマージンを直接削減します。 したがって、ADDR_... 詳細表示
【TI: プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(High-Speed Interface Layout Guidelines:C...
Index Index(DDR) <前の手順へ High-Speed Interface Layout Guidelines (文書番号:spraar7) [英語版] 概要 最近のバスインターフェースは周波数が高くなる傾向にあり、 ... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.4 Compatible JEDEC DDR4 Devices)
Index Index(DDR) <前の手順へ 2.4 Compatible JEDEC DDR4 Devices このインタフェースに対応したJEDEC DDR4デバイスの パラメータをTable 2-2に示します。 DDR4インターフェイ... 詳細表示
【TI:プロセッサ】 AM437x ARMコア周波数の確認と設定方法
ARMコアのクロックは、MPU PLLの出力クロック(CLKOUT)が使われ、 その周波数は、MPU PLLの入力クロック(CLKINP)周波数と レジスタ設定によるMultiplierとDividerの値で決まります。 目的の周波数に合わせ、各レジスタ[Field]の値を算出し設定してください。 ... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.2 LPDDR4 Device Implementations Supported)
Index Index(DDR) <前の手順へ 3.2 LPDDR4 Device Implementations Supported LPDDR4は、さまざまな実装トポロジをサポートしています。 ただし、デバイスはLPDDR4の単一の16ビットチャネ... 詳細表示
【TI:プロセッサ】 AM57xx High Definition Image and Video Accelerator (IVA-HD)について
IVA-HDは、マルチメディアのエンコードとデコードのアクセラレーションに利用します。 ARMコアや DSP コアに負荷をかけずにビデオのエンコード/デコードを行うことが可能です。 IVA-HDがサポートするコーデックは下記の通りです。 -ビデオのデコード :H.264、MPEG4、MPEG... 詳細表示
【TI: プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(1.5 Velocity Compensation)
Index Index(DDR) <前の手順へ 1.5 Velocity Compensation DDR信号トレースの一部はマイクロストリップ(最上層と最下層)であるのに対し、 トレースセグメントの長さの大部分はストリップライン(内部層)であり、... 詳細表示
234件中 31 - 40 件を表示