【Lattice FPGA】デバイスの重量はどのように調べれば良いか
ラティスセミコンダクターのデバイスの重量は各パッケージごとの材料データシートに記載があります。 Device Material Content http://www.latticesemi.com/Support/QualityAndReliability/DeviceMaterialCont... 詳細表示
【Lattice 設計ツール】Synplify Proのエラーおよびワーニングメッセージの調べ方を知りたい
お手数ですが、Synplify Proを単体起動して再度論理合成を実行してください。 ログのエラーやワーニングの番号をクリックするとヘルプが開き、意味を調べることができます。 詳細表示
【Lattice FPGA】デバイスのBSDLモデルの入手方法
ラティスセミコンダクターの各デバイスのWebページでDocumentationの項目のDownloadsの中でBSDLModelを クリックすると、各デバイス毎のBSDLモデルがでダウンロードできます。 詳細表示
【Lattice FPGA】CrossLinkのMIPI D-PHYブリッジIPで、任意のMIPI DPHYに配置する方法はあるでしょうか。
一度、Place&Route Designを実行後にMapレポートを開き、ASIC Componentsの項目の中でType:MIPIDPHY となっているインスタンスを見つけ、コピーします。 次に制約ファイル(*.ldf)を開き、次のような制約を追加します。 LOCATE COMP "<コピーし... 詳細表示
【Lattice 設計ツール】ModelSimとActive-HDLの違いを知りたい。
ModelSim LE(Lattice Edition)とActive-HDL LE(Lattice Edition)の違いは以下の表の通りです。 ModelSim LE (※) Active-HDL LE 性能比較 Active-HDL LEの約7倍 (... 詳細表示
【Lattice:FPGA】 CrossLink FPGAファミリ デバイス情報のまとめ
・CrosslinkFPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_CrossLink_Plus_Overview_v1.0.pdf ・C... 詳細表示
ラティスセミコンダクターのFPGAおよびCPLDでは、未使用ピンには自動で 内部プルダウン処理されるため、外部処理は必要ありません。 下記、ラティスセミコンダクターのアンサーデータベースもご参照ください。 Do the unused I/O pins need to be groun... 詳細表示
【Lattice 設計ツール】RTLシミュレーションで期待した結果が得られません。
テストベンチファイルにGSR(Global Set/Reset)及びPUR(Power Up Set/Reset)はインスタンスされていますか。 【Verilog記述例】 GSR GSR_INST( .GSR() ); PUR PUR_INST( .PUR() ); 詳細表示
【Lattice:FPGA】 ECP5 FPGAファミリ デバイス情報のまとめ
・ECP5 FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_ECP5_Overview_v1.0.pdf ・メーカーホームページ ... 詳細表示
【Lattice:FPGA】 MachXO2 FPGAファミリ デバイス情報のまとめ
・MachXO2 FPGAファミリ 紹介資料 デバイスの特徴、プロダクトテーブル、採用事例などのまとめです。 採用のご検討にあたっては本資料をご参照ください。 添付ファイル:Lattice_MachXO3_XO2_Overview_v1.0.pdf ・MachXO2 FPG... 詳細表示
82件中 31 - 40 件を表示