【Lattice 設計ツール】ModelSimとActive-HDLの違いを知りたい。
ModelSim LE(Lattice Edition)とActive-HDL LE(Lattice Edition)の違いは以下の表の通りです。 ModelSim LE (※) Active-HDL LE 性能比較 Active-HDL LEの約7倍 (... 詳細表示
【Lattice FPGA】CrossLinkのMIPI D-PHYブリッジIPで、任意のMIPI DPHYに配置する方法はあるでしょうか。
一度、Place&Route Designを実行後にMapレポートを開き、ASIC Componentsの項目の中でType:MIPIDPHY となっているインスタンスを見つけ、コピーします。 次に制約ファイル(*.ldf)を開き、次のような制約を追加します。 LOCATE COMP "<コピーし... 詳細表示
【Lattice FPGA】PCLKTとPCLKCの違いを教えてください。
TとCは差動の場合のペアとなります。 シングルエンドのクロックを入力される場合はPCLKTにアサインしてください。 詳細表示
【Lattice FPGA】JTAGピンを専用ピンとして使用する場合、JTAGENBピンはどのように処理すれば良いでしょうか。
JTAGENBピンはOpenとしてください。 【注意事項】 Diamond Spreadsheet ViewのGlobal Preferencesタブで"JTAG_PORT = ENABLE"(デフォルト) となっていることをご確認ください。 この場合JTAGENBピンはコンフィグレーション後にユー... 詳細表示
【Lattice FPGA】MSL(Moisture Sensitivity Level)を教えてください。
リフローに関するガイドラインが以下のURLよりダウンロードできますので、こちらも併せてご確認いただけますでしょうか。このドキュメントにMSLの情報も含まれております。 http://www.latticesemi.com/en/Support/AnswerDatabase/1/1/0/~/media/598F5... 詳細表示
【Lattice 設計ツール】RTLシミュレーションで期待した結果が得られません。
テストベンチファイルにGSR(Global Set/Reset)及びPUR(Power Up Set/Reset)はインスタンスされていますか。 【Verilog記述例】 GSR GSR_INST( .GSR() ); PUR PUR_INST( .PUR() ); 詳細表示
【Lattice 設計ツール】Diamond Programmerで使用するSPIフラッシュがリストにない
Diamond Programmerでは新しいSPIフラッシュメモリを追加することができます。 リストにあるSPIフラッシュメモリから、使用するSPIフラッシュメモリに近い仕様 のものを選択し、データシートを参照しながら各種パラメータを設定して保存 してください。 またSPI SE... 詳細表示
【Lattice FPGA】デバイス起動時のフリップフロップの初期値
ラティスセミコンダクターのFPGAのレジスタ(フリップフロップ)の初期値は"0"です。 下記ラティスのアンサーデータベースをご参照ください。 What is the state of Flip Flop outputs at power-up? The reset pins of ... 詳細表示
ラティスセミコンダクターのデバイスでは未使用I/Oバンクへも電源供給(1.2V〜3.3V)を推奨します。 下記ラティスのアンサーデータベースをご参照ください。 Do I need to power up unused IO banks? http://www.latticesem... 詳細表示
【Lattice FPGA】デバイスのBSDLモデルの入手方法
ラティスセミコンダクターの各デバイスのWebページでDocumentationの項目のDownloadsの中でBSDLModelを クリックすると、各デバイス毎のBSDLモデルがでダウンロードできます。 詳細表示
82件中 51 - 60 件を表示