【TI:ロジック】 SN74LVTH16244Aの電源について
すべての電源(Vcc)端子は、デバイス内部でCOMMONとなっています。 また、すべてのGND端子もデバイス内部でCOMMONとなっています。 したがって、電源端子が1本でもつながっていれば基本的に動作しますが、 ノイズの分散・吸収、電源電流の供給(電源インピーダンスの減少)を目的に、 電源端子の複数配置... 詳細表示
出典:SN74LV123Aデータシート REVISED AUGUST 2015版(Texas Instruments社) SN74LV123Aは、図に示す機能ブロックが二つ入っています。 /CLR入力端子への立上りエッジでQの出力はL、/Qの出力はHにリセットされます。 /A入力... 詳細表示
① /AがL、/CLRがHのとき、Bの立上りエッジでQはH、/QはLのパルス出力を開始します。 ② パルスアサート期間(tW)内に、/A、Bあるいは/CLR入力端子に、 所定の入力がなかったのでQはL、/QはHのリセット状態に戻ります。 ③ ... 詳細表示
【TI:ロジック】 SN74LV123Aのリトリガ動作の注意事項について
1. リトリガの周期が短いとき SN74LV123Aに接続されたタイミング・コンデンサは、平常時Vcc電位に充電されています。 /A、Bおよび/CLRのトリガは、SN74LV123A内部のフリップフロップに入力される構造になっています。 トリガが入力されると、SN74LV123Aはチップ内でタイ... 詳細表示
【TI:ロジック】 電源投入時のバス・ホールド回路付き入力端子の状態について
特にバイアスを与えずに電源を立ち上げた場合は、 H/Lどちらの論理が保持されるかは不定ですが、必ずH/Lどちらかの論理に確定します。 LVTHシリーズは、POWER UP 3STATE(PU3S)回路により、電源電圧(Vcc)が1.5Vになるまで出力はHi-Zとなっていますが、 内部のバス・... 詳細表示
CMOS回路では、電力の大部分がCMOSゲートの規制コンデンサ内の電荷を移動させる為に消費される為、動的消費電流は支配的となります。 この動的消費電流は、ICの内部容量と負荷容量の充放電電流によって決まります。 複数のゲートからなるCMOS回路の簡略化されたモデルは電源レール間で充電/放電される1つの大き... 詳細表示
【TI︓ロジック】 CMOSのスロー入力の影響と貫通電流について
ゆっくり変化する入力電圧は電源からグランドへ大量の電流を誘導する為、CMOS入力に大きな打撃を与えます。 この現象は貫通電流と言われます。 デバイスの内部電源ノードは集積回路全体の電圧リファレンスとして使用されるため、誘導電圧スパイク(VGND)は 信号が内部ゲート構造に影響を与えることがありま... 詳細表示
【TI:ロジック】 SN74LV123Aの外付けタイミング・コンデンサの容量について
タイミング・コンデンサ(Cext)の容量に関して特に規定はありません。 実装時の浮遊・寄生容量等で数pF~十数pF程度の変動は生じ得ますので、 これを考慮すると1,000pF以上のコンデンサでないと計算値との誤差が大きくなるものと考えます。 そのため、規定はありませんが1,000pF以上を目安に、値を選定い... 詳細表示
【TI:ロジック】 SN74LV123Aの外付けタイミング抵抗について
タイミング抵抗(Rext)は、 Vcc = 2V時、5KΩ以上 Vcc ≧ 3V時、1KΩ以上 とデータシート上で規定されています。上限については、特に規定されていません。 Rext/Cext端子の入力電流の最大値は、Vcc = 5.5V時に±2.5uAと規定されています。 この... 詳細表示
【TI:ロジック】 SN74LV123Aの出力パルス誤差について
データシートでは、比較的誤差の出にくい代表的な3種類の組み合わせについてパルス幅を記載しています。 パルス幅の誤差は、外付け部品に左右される特性である為残念ながら保証していません。 必ず実機で評価してください。 出典:SN74LV123Aデータシート REVISED AUGUST 2... 詳細表示
118件中 61 - 70 件を表示