• 文字サイズ変更
  • S
  • M
  • L
  • No : 1073
  • 公開日時 : 2018/08/23 10:46
  • 更新日時 : 2018/12/17 11:28
  • 印刷

【TI:その他】 サーマルパッドのビアについて

Texas Instrumentsの推奨にビア径や座標が記載されていますが、
ビアの位置は推奨位置である必要はありますか。
 
また、TIにて部品の検証をされている基板の層数や、内層接続状態、表面処理などの情報を
教えてください。
 
カテゴリー : 

回答

TIでは13mil(0.33 mm)の径のビア推奨しています。
これはリフローの時の半田のビアへ流れ込みの影響が少ないサイズです。
 
またビアの位置は特に問題ではなく、そのトータルのビアの面積が重要になります。
(ビアにより違うレイヤーに熱を逃がすため)
そのため、13mil(0.33 mm)のビアを使用したときのビアの数が重要になります。仮に13mil(0.33 mm)より
小さなビアの場合、結果としてより多くのビアが必要になります。
下記参照資料を参照してください。
 

Figure 8. Impact of the Number of Thermal Vias vsChip Area (Die Area)
Figure 9. Impact of the Number of 0.33 mm (0.013 inch) Diameter Thermal Vias vs Chip Area (Die Area)
 
また、サーマルビアの評価時(Figure.8/9)の基板はJEDEC STANDARDのJESD51-11の
1s PCB及び2s2p PCB をベースとしています。
 
 
 

アンケート:ご意見をお聞かせください

ご意見・ご感想をお寄せください お問い合わせを入力されましてもご返信はいたしかねます