• 文字サイズ変更
  • S
  • M
  • L
  • No : 940
  • 公開日時 : 2018/08/22 17:43
  • 更新日時 : 2018/10/01 11:42
  • 印刷

【Lattice:CPLD/FPGA】デバイスの未使用ピンの処理方法

ラティスセミコンダクターのFPGAあるいはCPLDの未使用ピンの基板上の処理方法は?
カテゴリー : 

回答

ラティスセミコンダクターのFPGAおよびCPLDでは、未使用ピンには自動で
内部プルダウン処理されるため、外部処理は必要ありません。
 
下記、ラティスセミコンダクターのアンサーデータベースもご参照ください。

Do the unused I/O pins need to be grounded in a device?

 

アンケート:ご意見をお聞かせください

ご意見・ご感想をお寄せください お問い合わせを入力されましてもご返信はいたしかねます