i.MX8Mのはんだ接続の信頼性テスト条件について教えてください。

 

BGAのグリット間にPWB(Printed Wired Board)表層にパターン線を配線するような基板設計を検討しています。
その際、BGAのはんだ付け用PADを小さくする必要がありますが、長期的なはんだづけ箇所の信頼性を大きく損なうことなく

基板設計を実現したいと考えています。
何か参考になる資料はありませんか。