• No : 8724
  • 公開日時 : 2021/09/29 14:44
  • 印刷

【NXP：i.MX】 i.MX8MPlusのGPC_SLTn_CFG_PUのDDR関連のレジスタ設定について

i.MX 8M Plus Applications Processor Reference Manual Rev. 1, 06/2021の5.2.9 Example Codeを確認しています。
 
i.MX8MPlusにはGPC_SLTn_CFG_PUとGPC_SLTn_CFG_PU1がありますが、
Example code内ではGPC_SLTn_CFG_PUにしか言及がなく、GPC_SLTn_CFG_PUも一致していないようです。
 
DDRに関する設定を行いたい場合、どのレジスタを設定すればよいですか。
カテゴリー : 

回答

i.MX 8M Plus Applications Processor Reference Manual Rev. 1, 06/2021の5.2.9 Example Codeは
i.MX8MNanoを使用した場合の例となっており、レジスタの読み替えが必要となります。
 
i.MX8MNanoのGPC_SLTn_CFG_PUのDDR1_PUP_SLOT_CONTROLとDDR1_PDN_SLOT_CONTROLは
i.MX8MPlusではGPC_SLTn_CFG_PU1の下記レジスタが該当します。

DDRMIX_PUP_SLOT_CONTROL
DDRMIX_PDN_SLOT_CONTROL