文字サイズ変更
S
M
L
TEDサポートウェブ
>
NXP Semiconductors
>
i.MX
>
【NXP:i.MX】 i.MX8MPlusのPGC_ACK_SEL_A53の設定ついて
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
ユーザーログイン
アカウント
パスワード
アカウント新規作成
#18.HD問い合わせパーツ用変更設定
FAQトップに戻る
#17.カテゴリーツリー表示変更設定【動作確認中!】
TEDサポートウェブ
/category/show/27?site_domain=ted_product
Texas Instruments
(1034件)
/category/show/64?site_domain=ted_product
NXP Semiconductors
(659件)
/category/show/28?site_domain=ted_product
Lattice Semiconductor
(154件)
/category/show/61?site_domain=ted_product
Infineon Technologies
(30件)
ダミーカテゴリー
当サイトについて
(7件)
検索へ戻る
No : 8717
公開日時 : 2021/09/29 14:22
印刷
【NXP:i.MX】 i.MX8MPlusのPGC_ACK_SEL_A53の設定ついて
i.MX 8M Plus Applications Processor Reference Manual Rev. 1, 06/2021
の、5.2.9.1 Example Code 1を試しています。
Example Code 1には以下の記載があります。
//PGC_ACK_SEL_A53
reg32_write(GPC_IPS_BASE_ADDR + 0x24,0x00010004) ;
//[2] : A53_SCU PGC as LPM power down ack
//[16] : A53_C0 PGC as LPM power up ack
一方で、5.2.10.7 PGC acknowledge signal selection of A53 platform の説明では、
[2]bitは、A53_C1_PGC_PDN_ACK
[16]bitは、Reserved
と書かれており、Example Codeのコメントと情報が不一致です。
正しくは、どのように解釈すればよいですか。
カテゴリー :
TEDサポートウェブ
>
NXP Semiconductors
>
i.MX
回答
当該のExample CodeはNanoの例となっております。
正しくは下記となります。
//PGC_ACK_SEL_A53
reg32_write(GPC_IPS_BASE_ADDR * 0x24, 0x00000102);
//[1] : A53_SCU PGC as LPM power down ack
//[8] : A53_C0 PGC as LPM power up ack
アンケート:ご意見をお聞かせください
役に立った
その他
ご意見・ご感想をお寄せください
お問い合わせを入力されましてもご返信はいたしかねます
関連するFAQ
【NXP:i.MX】 i.MX8MNanoのFREQ. OF PIXEL CLOCKについて
【TI:プロセッサ】 AM335x DDR I/Fの未使用端子の処理方法
【NXP:LPC】 LPC51U68のI2Cはマスタとスレーブデバイスをサポートしていますか。
【TI:プロセッサ】 AM335x/AMIC110、AM437x、AM57xxのClock設定確認ツール
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(4 Revision History)
#12.FAQ表示ページレイアウト変更設定。 【動作確認中!】
TOPへ