QorIQ のDDR3Lボード設計にはNXP社資料として、
AN3940 Hardware and Layout Design Considerations for DDR3 SDRAM Memory Interfaces をリファレンスとして案内しています。

なお以下の箇所でバイトレーン内でピンのスワップが可能なことを説明しています。
(抜粋)
Notes. 45. When placing components, optimize placement of the discretes to favor the data bus (analogous to DIMM topologies).
Optional: Pin-swap within a given byte lane to optimize the data bus routes further.
Caution: Do not swap individual data bits across different byte lanes.