LVCシリーズの入力は下記回路図のように、ESD保護回路、
MOSトランジスタのゲートとヒステリシス回路によって構成されています。

 

 

 

ESD保護回路は、2つのダイオードと電流制限用抵抗で構成されています。
これにより、デバイスの破損につながる静電気放電を効率よく回避します。
また、このダイオードはESD保護以外に入力アンダーシュートのクランプとしても機能します。
ただし、高エネルギーのアンダーシュートが入力されるとクランプしきれなくなります。
その場合は、SN74S105xシリーズなどのショットキー・ダイオードを付加することをお勧めします。

 

Vcc側にもESD保護用のダイオードが付いているCMOSロジックのシリーズもありますが、

LVCシリーズには付加していません。

これにより、下図のVi-Ii特性に示すよう、入力にVccより高い電圧が入力されてもVccへの流れ込みはありません。
絶対最大定格で6.5Vの入力印可電圧を許容しています。

 

出典：SCBA011 December 1996（Texas Instruments社）

 

 

LVCシリーズの入力段は、NチャネルとPチャネルのMOSトランジスタで構成されており、
スレッショルド電圧が約1.5Vになるようにトランジスタ・サイズを調整しています。
下図のIcc-Viの特性に示すように、入力電圧がVccまたはGNDの場合、ほとんどIccは流れません。
しかし、入力電圧が中間レベルにある場合、Iccの増加が観測され、
ピークは、入力段のスレッショルド（約1.5V）において発生します。
入力に立上り/立下りエッジのゆっくりした信号や、入力DC電圧が中間レベルにある場合、
消費電力の増加が発生します。

 

出典：SCBA011 December 1996（Texas Instruments社）

 

 

ヒステリシス回路は、インバーターと2つのMOSトランジスタにて構成され、

約100mVのヒステリシス特性を持たせています。
これにより、ノイズ・マージンを増加させるとともに、

±10ns/Vのスロー入力で出力発振が生じないよう設計されています。