【TEDサポートウェブ】ヘルプデスク(お問い合わせ)を利用いただくにはログインが必要です。

ヘルプデスク(お問い合わせ)を利用いただくには、ログインが必要となります。 東京エレクトロン デバイスあるいは当社のパートナー商社様とお取引のあるお客様、もしくは、新たにお取引を希望されるお客様を対象にしております。 製品の技術的な質問についてお受けしており、価格・お見積もり・納期... 詳細表示

【TI:ロジック】 ロジック全般 SOPパッケージからSOICパッケージへの載せ替え

両パッケージのピンピッチは同じな為、SOICパッケージの周りに フットプリントを構築し、その上にSOPパッケージが確実に 収まる様にランディングパッドを延長してください。 下図がピン接続のパッドを外側に延長している図ですが、 1.95mmではなく2.5mm等より長くしても問題ありません。 詳細表示

【TI:ロジック】 SN74CB3Q3306A:IBISモデルの格納場所

IBIS等のモデルは製品ページ中段にあります。 "設計と開発"⇒"設計ツール及びシミュレーション" SN74CB3Q3306A製品web 詳細表示

【TI:ロジック】 SN74AVCA406の最大動作周波数

最大周波数(fmax)は、少なくとも52MHzは保証します。 という意味になります。 周波数(f)を記載しているときの、52MHz(max)と同じ意味になります。 出展:SN74AVCA406データシート (SCES615H) 詳細表示

【TI:ロジック】 SN74ALVC16245:入力が中間電位による影響

以下資料の項目1 Characteristics of Slow or Floating CMOS Inputsより、 消費電流の増加及び貫通電流によりダメージが発生する可能性があります。 Implications of Slow or Floating CMOS Inputs 必ず電気的特性項に記... 詳細表示

【TI:ロジック】 SN74ALVC16245:電源シーケンス要件

消費電流の増加及びバスの衝突が発生する可能性があります。 同資料の項目Power-Up Considerationsを参考にしてください。 必ずVCCAが推奨動作電圧値まで立ち上がった後にVCCBへ 電圧印加を行うよう調整を行ってください。 詳細表示

【TI:ロジック】 シングル・ゲート: 内部論理の一覧

標準ロジック ステータス・レポート ピン接続図を見ると希望の論理のICを探すことができます。 併せて以下の資料も参照してください。 Little Logic Guide How to Select Little Logic 詳細表示

【TI:ロジック】 SN74LVC14Aの入力キャパシタ容量の上限

入力キャパシタ容量は特に制限はありません。 一般的に入力キャパシタ容量が大きい事で 入力波形の立上り/立下りが遅くなり内部のHigh/Low閾値間で発振する可能性がありますが、 SN74LVC14Aはシュミットトリガ入力を備えている為、 入力波形の立上り/立下り時間の制約はありませ... 詳細表示

【TI:ロジック】 SN74CB3T16210:未使用時の制御ピン及びI/Oピンの対処方法

未使用の制御ピン(1OEまたは2OE)はVccにプルアップしてください。 上記制御ピンに繋がるI/OピンはGNDに接続となりますが、 高周波のノイズや信号が飛び込む可能性のある環境下では、 I/Oピンに50Ωインピーダンスを追加しGND接続する方法を推奨します。 詳細表示

【TI:ロジック】 SN74LV08A:リードのNIPDAU仕様(G4)とSnメッキ仕様(G3)の差異

NiPdAu仕様のG4カテゴリは低ハロゲンのTI規定“Green”を満たしたリードです。 但し、G3のSnもJEDECの要件を満たしており電気的特性も相違無い為、 どちらも問題無く使用可能です。下記web情報を参照してください。 TI web ロゴ:製品ラベル 尚、語尾にG3またはG4型名... 詳細表示