【Lattice:FPGA/設計ツール】Lattice Diamondの有償版と無償版の違い
SubscriptionとFreeの違いはターゲットデバイスのみです。 高速シリアルトランシーバ(SerDes)を搭載しているデバイス(例:ECP5-UM、ECP3、ECP2/Mなど) を使用する場合は、SerDes使用の有無に関わらずSubscriptionが必要となります。 SerDesを搭... 詳細表示
【Lattice:FPGA/設計ツール】Lattice Diamondの起動時に”License check out failed”が発生してしまい起動できない
ほとんどの場合はライセンスファイルの設定ミスかライセンス期限切れが原因ですので、 (1) 環境変数のLM_LICENSE_FILEの値がライセンスファイルのあるパスに正しく設定されているか (添付ファイル"Diamond_Reature&Expierd.png”をご参照ください) ... 詳細表示
【Lattice:FPGA/設計ツール】ModelSimのラティスのライブラリコンパイル方法を知りたい
弊社で作成したModelSim PE(10.2d) セットアップ(ライセンス設定、ライブラリコンパイル)を公開しています。 ファイル名:ModelSim_Setup_v1.1.pdf 「資料ダウンロード」ページからダウンロードしてください。 詳細表示
【Lattice:CPLD/FPGA/電源管理IC/設計ツール】開発ツールライセンスの期限
ラティスセミコンダクターの開発ツールには1年間のライセンス期限があります。 ライセンスが切れた場合、Lattice Diamondの有償版(Subscription)をご使用の場合は新たに ご購入いただき、入手されたSerial No.で再度ライセンスを申請してください。 それ以外の無償ツールの... 詳細表示
【Lattice:FPGA/設計ツール】Lattice Diamondの回路図エディタで入力・出力ポートを追加する方法
Lattice DiamondのSchematic Editorで入力および出力ポートを追加するには次の手順を行います。 1.入力段および出力段のシンボル(ANDゲートやF/Fなど)のピンにワイヤを接続 2.ワイヤに名前を付ける 3.I/Oポートのアイコンを右クリックし方向(Input/... 詳細表示
【Lattice:FPGA/設計ツール】RTLシミュレーションで期待した結果が得られません。
テストベンチファイルにGSR(Global Set/Reset)及びPUR(Power Up Set/Reset)はインスタンスされていますか。 【Verilog記述例】 GSR GSR_INST( .GSR() ); PUR PUR_INST( .PUR() ); 詳細表示
【Lattice:FPGA/設計ツール】Synplify Proのエラーおよびワーニングメッセージの調べ方を知りたい
お手数ですが、Synplify Proを単体起動して再度論理合成を実行してください。 ログのエラーやワーニングの番号をクリックするとヘルプが開き、意味を調べることができます。 詳細表示
【Lattice:FPGA/設計ツール】異なるクロックドメイン間のタイミング解析を行わせない方法
以下のような制約を制約ファイル(*.lpf)に追記してください。 例) クロックドメインCLK_AからCLK_Bのパスを解析から除外 BLOCK PATH FROM CLKNET "CLK_A" TO CLKNET "CLK_B"; 詳細表示
【Lattice:CPLD】ispLEVER ClassicでispMACH4000シリーズをフィッティングするとGLB入力が制限を超えているというエラーが発生
ispMACH4000シリーズのGLB(Global Logic Blocks)への入力本数は36本までとなっています。 そのI/Oブロックへ配置したロジックに大きな入力本数を持つ信号があるため、制限を超えています。 ispLEVER Classicで”Auto_buffering_for_high_... 詳細表示
【Lattice:FPGA/設計ツール】Lattice DiamondのActive-HDLの制限事項を知りたい
HDLコードの行数、およびインスタンス数に制限があります。 ラティスセミコンダクターのシミュレーションライブラリを含むコードでは、3万行および2千個のインスタンスまで、 シミュレーションライブラリを含まないコードでは5千行および500個のインスタンスまで、となっています。 詳細表示