TED Support Web

文字サイズ変更
S
M
L

TEDサポートウェブ > Lattice Semiconductor > 設計ツール

ユーザーログイン

TEDサポートウェブ

キーワード検索

※検索ボタンが反応しなくなった場合はページの再読み込みを行ってください。
スペースで区切って複数語検索が可能です

キーワードの間に半角スペースを入れるとAND検索になります。
キーワードの間に"｜"を入れるとOR検索になります。
キーワードの間に" -"を入れるとハイフンの後ろのキーワードを除外して検索します。

文章で検索

『設計ツール』内のFAQ

20件中 1 - 10 件を表示

≪ 1 / 2ページ ≫

【Lattice：FPGA/設計ツール】ModelSimのラティスのライブラリコンパイル方法を知りたい

弊社で作成したModelSim PE(10.2d) セットアップ(ライセンス設定、ライブラリコンパイル)を公開しています。ファイル名：ModelSim_Setup_v1.1.pdf 「資料ダウンロード」ページからダウンロードしてください。詳細表示
- No：192
- 公開日時：2018/08/17 15:21
- 更新日時：2020/03/03 10:35
- カテゴリー：設計ツール
【Lattice：FPGA/設計ツール】Lattice Diamondの起動時に”License check out failed”が発生してしまい起動できない

ほとんどの場合はライセンスファイルの設定ミスかライセンス期限切れが原因ですので、 (1) 環境変数のLM_LICENSE_FILEの値がライセンスファイルのあるパスに正しく設定されているか　 (添付ファイル"Diamond_Reature&Expierd.png”をご参照ください) ... 詳細表示
- No：961
- 公開日時：2018/08/22 17:58
- 更新日時：2020/10/07 15:35
- カテゴリー：設計ツール , FPGA
【Lattice：FPGA/設計ツール】Lattice Diamondの有償版と無償版の違い

SubscriptionとFreeの違いはターゲットデバイスのみです。高速シリアルトランシーバ(SerDes)を搭載しているデバイス(例：ECP5-UM、ECP3、ECP2/Mなど）を使用する場合は、SerDes使用の有無に関わらずSubscriptionが必要となります。 SerDesを搭... 詳細表示
- No：963
- 公開日時：2018/08/21 18:13
- 更新日時：2018/10/01 11:55
- カテゴリー：設計ツール , FPGA
【Lattice：FPGA】有償IPコアを実機評価したいがどのようにすれば良いか

開発ツールLattice DiamondのIPexpressまたはClarity DesignerのIP Serverタブで評価したい有償IPコアを選択してダウンロードおよびインストールしてください。インストールされましたら、IPexpressまたはClarity Designerのリスト... 詳細表示
- No：954
- 公開日時：2018/08/22 18:01
- 更新日時：2018/09/27 15:46
- カテゴリー： FPGA , 設計ツール
【Lattice：CPLD/FPGA/電源管理IC/設計ツール】開発ツールライセンスの期限

ラティスセミコンダクターの開発ツールには1年間のライセンス期限があります。ライセンスが切れた場合、Lattice Diamondの有償版(Subscription)をご使用の場合は新たにご購入いただき、入手されたSerial No.で再度ライセンスを申請してください。それ以外の無償ツールの... 詳細表示
- No：969
- 公開日時：2018/08/22 17:42
- 更新日時：2018/10/01 11:38
- カテゴリー：設計ツール , CPLD , FPGA , 電源管理IC
【Lattice：FPGA/設計ツール】Synplify Proのエラーおよびワーニングメッセージの調べ方を知りたい

お手数ですが、Synplify Proを単体起動して再度論理合成を実行してください。ログのエラーやワーニングの番号をクリックするとヘルプが開き、意味を調べることができます。詳細表示
- No：958
- 公開日時：2018/08/22 17:43
- 更新日時：2018/10/01 11:57
- カテゴリー：設計ツール , FPGA
【Lattice：FPGA/設計ツール】Lattice Diamondの回路図エディタで入力・出力ポートを追加する方法

Lattice DiamondのSchematic Editorで入力および出力ポートを追加するには次の手順を行います。１．入力段および出力段のシンボル(ANDゲートやF/Fなど)のピンにワイヤを接続２．ワイヤに名前を付ける３．I/Oポートのアイコンを右クリックし方向(Input/... 詳細表示
- No：966
- 公開日時：2018/08/22 17:58
- 更新日時：2018/10/01 11:53
- カテゴリー：設計ツール , FPGA
【Lattice：FPGA/設計ツール】Lattice DiamondのActive-HDLの制限事項を知りたい

HDLコードの行数、およびインスタンス数に制限があります。ラティスセミコンダクターのシミュレーションライブラリを含むコードでは、3万行および2千個のインスタンスまで、シミュレーションライブラリを含まないコードでは5千行および500個のインスタンスまで、となっています。詳細表示
- No：957
- 公開日時：2018/08/22 18:01
- 更新日時：2018/10/01 11:58
- カテゴリー：設計ツール , FPGA
【Lattice:FPGA】CrossLinkのMIPI D-PHYブリッジIPで、任意のMIPI DPHYに配置する方法はあるでしょうか。

一度、Place&Route Designを実行後にMapレポートを開き、ASIC Componentsの項目の中でType:MIPIDPHY となっているインスタンスを見つけ、コピーします。次に制約ファイル(*.ldf)を開き、次のような制約を追加します。 LOCATE COMP "<コピーし... 詳細表示
- No：4131
- 公開日時：2019/09/27 13:03
- カテゴリー： FPGA , 設計ツール
【Lattice：CPLD】ispLEVER ClassicでispMACH4000シリーズをフィッティングするとGLB入力が制限を超えているというエラーが発生

ispMACH4000シリーズのGLB(Global Logic Blocks)への入力本数は36本までとなっています。そのI/Oブロックへ配置したロジックに大きな入力本数を持つ信号があるため、制限を超えています。 ispLEVER Classicで”Auto_buffering_for_high_... 詳細表示
- No：1638
- 公開日時：2018/08/22 17:43
- 更新日時：2018/10/01 11:28
- カテゴリー： CPLD , 設計ツール

20件中 1 - 10 件を表示

≪ 1 2 ≫

※FAQにて問題が解決しない場合は、ヘルプデスク（お問い合わせ）をご利用ください。新規のお問い合わせは、各製品カテゴリーのページより受け付けております。お問い合わせの内容に適した製品カテゴリーを選択し、お問い合わせください。「お問い合わせ」のリンクが表示されない方は、下記を確認ください。
【TEDサポートウェブ】ヘルプデスクメーカー追加依頼

※FAQにて問題が解決しない場合は、ヘルプデスク（お問い合わせ）をご利用ください。ヘルプデスク（お問い合わせ）のご利用には、ログインが必要です。
≪ログインはこちらから≫
アカウントをお持ちでない方は、下記を確認ください。
【TEDサポートウェブ】ヘルプデスク(お問い合わせ)の利用について

※管理者画面からはヘルプデスク（お問い合わせ）が利用できません。問い合わせを行いたい方は、エンドユーザーアカウントにてログインし直してください。

TOPへ

利用規約およびプライバシーポリシー

OKWAVE logo

TED Support Web

ユーザーログイン

TEDサポートウェブ

キーワード検索

最新のFAQ

『 設計ツール 』 内のFAQ

『設計ツール』内のFAQ