- TEDサポートウェブ > NXP Semiconductors > Power Management > 【NXP：PMIC】 PF3000のFront End LDOについて
【NXP：PMIC】 PF3000のFront End LDOについて
PF3000に5Vのバッテリーから電源供給するため、外付けFETでFront end LDOを使用します。
・Figure 7 Front end LDO(VPWR LDO)の特性
Table 6のVPWRの欄の「In regulation」と「In dropout operation」とはどういう状態ですか。
・Figure 7 Front end LDO(VPWR LDO)の特性
Table 6のVPWRの欄の「In regulation」と「In dropout operation」とはどういう状態ですか。
・同じくTable6で、VINの欄がFront end LDOの出力電圧値ですか。
「4.6V < VPWR < 5.5V」という条件が書かれていますが、「3.7V < VPWR < 4.6V」の場合ではどうなりますか。
「4.6V < VPWR < 5.5V」という条件が書かれていますが、「3.7V < VPWR < 4.6V」の場合ではどうなりますか。
- カテゴリー :
回答
VPWRの入力電圧が4.5 Vを越えると、Figure7の外部PMOSパスFET MP1を実装し、VPWRピンを主電源に接続することにより、Front end LDOをアクティブにできます。
「In regulation」は、VPWRに「4.6V~5.5V」の範囲を入力することで、外部LDO構成でVINピンに4.4V(typ)、4.3V(min)、4.5V(max)にレギュレーションされた電圧が入力されます。
VPWRへの入力が3.7V(max)がunderVoltageのスレッショルドで、5.5V(min)がOverVoltageのスレッショルドとなりますので、この範囲までの入力が可能ですが、VPWRピンに4.6V以下が入力されると、外部FETのLDOレギュレータは4.3V~4.5Vにレギュレーションできず、入力電圧からドロップした電圧がVINに入力されることになります。
これが「In dropout operation」になります。
「In regulation」は、VPWRに「4.6V~5.5V」の範囲を入力することで、外部LDO構成でVINピンに4.4V(typ)、4.3V(min)、4.5V(max)にレギュレーションされた電圧が入力されます。
VPWRへの入力が3.7V(max)がunderVoltageのスレッショルドで、5.5V(min)がOverVoltageのスレッショルドとなりますので、この範囲までの入力が可能ですが、VPWRピンに4.6V以下が入力されると、外部FETのLDOレギュレータは4.3V~4.5Vにレギュレーションできず、入力電圧からドロップした電圧がVINに入力されることになります。
これが「In dropout operation」になります。
最初から4.5 V以下の入力電源電圧を使用するアプリケーションでは、PMOSパスFETを実装せず、VPWRピンを外部でGND接地し、代わりにメイン電源入力ピンとしてVINピンを使用する必要があります。（3.7V~4.5V) これにより外部LDOでのロスが低減できます。