L1/L2キャッシュは、エラー訂正機能をサポートしているため、SERは”0”です。
LS1046AのL1/L2キャッシュは、それぞれ以下の様に保護されています。
　 L1命令キャッシュ: パリティ
 　L1データ・キャッシュ: ECC
 　L2キャッシュ: ECC

L1命令キャッシュでパリティ・エラーを検出した場合、L2キャッシュから再フェッチを行います。
L1データ・キャッシュ/L2キャッシュのシングル・ビットECCエラーは自動的に訂正されます。
したがって、事実上L1/L2キャッシュのSERは0となります。