• No : 9757
  • 公開日時 : 2022/01/26 09:17
  • 更新日時 : 2025/01/21 14:12
  • 印刷

【NXP：DN】 LS1020A/LS1021A/LS1022A TWR-LS1021A NCピン（J1/J9/L1/L9/M1）の配線

TWR-LS1021A評価用ボードの回路図で、DDR3LメモリのNCピン（J1/J9/L1/L9/M1）が、LS1021Aのメモリコントローラの信号と接続されています。
理由は何でしょうか。
カテゴリー : 

回答

以前のRevのボードでは、２つダイが実装されているDDR3Lメモリを使用していました。（Micron製MT41K1G16）このDDR3L内の各ダイ用にODT/CS/CKE/ZQ信号が回路図のピンにアサインされていました。
現在は、このメモリデバイスはディスコンとなっており、現在のRevのボードでは、１つのダイのDDR3Lメモリへと変更となっています。
回路図は、過去のままアップデートされておりませんが、実使用上は問題はないとのことです。