【TI:プロセッサ】 AM57xx High Definition Image and Video Accelerator (IVA-HD)について
IVA-HDは、マルチメディアのエンコードとデコードのアクセラレーションに利用します。 ARMコアや DSP コアに負荷をかけずにビデオのエンコード/デコードを行うことが可能です。 IVA-HDがサポートするコーデックは下記の通りです。 -ビデオのデコード :H.264、MPEG4、MPEG... 詳細表示
【TI:プロセッサ】 Sitara:PRU-ICSS Industrial Softwareのサンプルプロジェクトのインポートについて
使用方法 Index <前の手順へ 4)PRU-ICSS Industrial Softwareのサンプルプロジェクトのインポート ・CCSのメニューからProject→Import CCS Projects…を選択し、 WindowのSelect search-direc... 詳細表示
【TI:プロセッサ】 Sitara:PRU-ICSS Industrial SoftwareのサンプルプロジェクトのLoadと実行について
使用方法 Index <前の手順へ 7)PRU-ICSS Industrial SoftwareのサンプルプロジェクトのLoadと実行 ・CCSメニューのRun→Load→Load Program…を選択。 ・Load Program Window内の Bro... 詳細表示
【TI: プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(1.3 PCB Stack-Up)
Index Index(DDR) <前の手順へ 1.3 PCB Stack-Up DDRインターフェイスをルーティングするための最小スタックアップは、 6層スタックアップです。 ただし、これは、大きな立ち入り禁止エリアのある配線室のあるボ... 詳細表示
【TI: プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(1.5 Velocity Compensation)
Index Index(DDR) <前の手順へ 1.5 Velocity Compensation DDR信号トレースの一部はマイクロストリップ(最上層と最下層)であるのに対し、 トレースセグメントの長さの大部分はストリップライン(内部層)で... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.6 DDR4 Keepout Region)
Index Index(DDR) <前の手順へ 2.6 DDR4 Keepout Region DDR4回路に使用されるPCBの領域は、 他の信号から分離されている必要があります。 DDR4禁止領域は、この目的のために定義され、Figure... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.8 Net Classes)
Index Index(DDR) <前の手順へ 2.8 Net Classes ルーティングルールは、ネットクラスと呼ばれる グループ内の信号に適用されます。各ネットクラスには、 同じルーティング要件を持つ信号が含まれます。 これによ... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.12 POD Interconnect)
Index Index(DDR) <前の手順へ 2.12 POD Interconnect DDR4以前は、出力バッファはプッシュプルCMOSバッファでした。 LOWのときは電流をシンクし、HIGHのときはソース電流をシンクしていました。 その... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.17 Bit Swapping)
Index Index(DDR) <前の手順へ 2.17 Bit Swapping 2.17.1 Data Bit Swapping データ・ビット・スワップは、スワップされるビットが 同じバイト・グループ内にある限り、 ルーティング... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.1 LPDDR4 Introduction)
Index Index(DDR) <前の手順へ 3 LPDDR4 Board Design and Layout Guidance 3.1 LPDDR4 Introduction LPDDR4は、JEDEC標準JESD209-4、低電力ダ... 詳細表示
296件中 51 - 60 件を表示