(General Interrupt/汎用割込み) デジタルI/Oピンの立上りエッジを検出してタイマのカウント値を取得するなど、 MSP430の各モジュールの動作を要因に割込み処理を実行します。 【割込み処理のプログラムと実行アドレス】 割込み処理を実行するプログラムは、割込み処理ルーチン(ISR)と言います 詳細表示
【TI:マイコン】 MSP430 タイマ・モジュールのCapture modeについて
[CAP] = 1のときキャプチャ・モードで動作します。 【トリガ信号の設定】 トリガ信号(CCIxA or CCIxB)は、TACCTLx[CCISx]で設定されます。 【トリガ信号の割り付け】 トリガ信号は、外部ピンあるいは内部信号に割り付けられています。 トリガ信号の割り付けは、各製品 詳細表示
【TI:プロセッサ】 Sitara:AMIC110(TMDXICE110)のデバッガの接続について
使用方法 Index <前の手順へ 6)AMIC110(TMDXICE110)のデバッガの接続 ・AMIC110 (TMDXICE110)に搭載されている ARM20ピンコネクタに対応したエミュレータ(ここではXDS110)を準備し、 CCSをインストールしているPCとUSB 詳細表示
【TI:マイコン】 TMS320F2833x, TMS320F2823x ペリフェラルの入力ポートにおける入力信号の入力条件について
ペリフェラルの入力ポートにおける入力信号の入力条件は、以下のように3通りの方法で指定できます。 GPxQSELn[GPIOn]レジスタにてピン毎に設定可能です。 1)システムクロック(SYSCLKOUT)周期でサンプリングを行いデータを取り込みます。 (GPxQSELn[GPIOn 詳細表示
【TI:マイコン】 MSP430Fxx/Gxx 水晶/セラミック振動子を使用時の留意事項について
確認できます。 ・ XT1 -> ACLK -> 外部ピンとしてクロックのパルス出力を確認できます。 ・ XT1の発振安定は、faultフラグで確認できます。 出典:MSP430x5xx and MSP430x6xx Family User’s Guide REVISED March 2018版 詳細表示
【TI:プロセッサ】 AM572x: オーディオ入出力の最大チャネル数
のチャネルがI2Sフォーマットの場合、最大112チャネルとなります。 全てのチャネルが32スロットのTDMモードの場合、最大1,792チャネルとなります。 但し、利用可能なチャネル数は、ビット/フレームレートにより変わります。 また、AM572xのピンは複数の機能で共有(マルチプレクス 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.16 Data Group Routing Specification)
。 長さの一致は、各バイト内でのみ必要です。 プロセッサとDDR4メモリ上のDQS、DQ、およびDMピンの位置を考えると、 配置を考慮して、可能な最大のマンハッタン距離を決定できます。 この距離から、データバスの伝送線路の長さの上限を設定できます。 CACLMとは異なり、DQLMn制限にマージンは追加されません 詳細表示
【TI: プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(1.4 Bypass Capacitors)
Index Index(DDR) <前の手順へ 1.4 Bypass Capacitors 1.4.1 Bulk Bypass Capacitors DDR SDRAMおよびその他の回路を中速でバイパスするには、 バルクバイパスコンデンサが必要... 詳細表示
【TI: プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(1.2 General Board Layout Guidelines)
回避します。 • SDRAMのリファレンス入力ピンのデカップリングコンデンサを適切に 絶縁および適切に使用することにより、リファレンス電圧ノイズを 最小限に抑えます。 • 信号ルーティングスタブの長さをできるだけ短くします。 • クロストークを最小限に抑えるために、 クロックネットとストロボ 詳細表示
【TI:マイコン】 MSP430 JTAG端子の処理について
容量は、2.2nF以下を推奨していましたが、 高速動作のため1.1nFを実装している評価ボードもあります。 ・デバイスがTEST端子を有し、Fuse切断を検討しているとき、 デバイスのTEST端子とJTAGコネクタのTESTピンの接続およびR2の抵抗が必要となります。 JTAGを利用しないとき 詳細表示
215件中 201 - 210 件を表示