【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.8 LPDDR4 Signal Termination)
Index Index(DDR) <前の手順へ 3.8 LPDDR4 Signal Termination LPDDR4メモリには、データグループネット用にソフトウェアで構成可能な on-dieターミネーションがあります。 DDRサブシステムに... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.7 Net Classes)
Index Index(DDR) <前の手順へ 3.7 Net Classes ルーティングルールは、ネットクラスと呼ばれるグループの信号に適用されます。 各ネットクラスには、同じルーティング要件を持つ信号が含まれています。 これにより、これらのル... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.6 LPDDR4 Keepout Region)
Index Index(DDR) <前の手順へ 3.6 LPDDR4 Keepout Region LPDDR4回路に使用されるPCBの領域は、他の信号から分離する必要があります。 LPDDR4キープアウト領域はこの目的のために定義されており、 ... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.3 LPDDR4 Interface Schematics)
Index Index(DDR) <前の手順へ 3.3 LPDDR4 Interface Schematics 上記のように、LPDDR4は多くの異なる実装トポロジをサポートしますが、 デバイスはLPDDR4の単一の16ビットチャネルのみをサポートし... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.1 LPDDR4 Introduction)
Index Index(DDR) <前の手順へ 3 LPDDR4 Board Design and Layout Guidance 3.1 LPDDR4 Introduction LPDDR4は、JEDEC標準JESD209-4、低電力ダ... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.17 Bit Swapping)
Index Index(DDR) <前の手順へ 2.17 Bit Swapping 2.17.1 Data Bit Swapping データ・ビット・スワップは、スワップされるビットが 同じバイト・グループ内にある限り、 ルーティング... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.12 POD Interconnect)
Index Index(DDR) <前の手順へ 2.12 POD Interconnect DDR4以前は、出力バッファはプッシュプルCMOSバッファでした。 LOWのときは電流をシンクし、HIGHのときはソース電流をシンクしていました。 その... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.8 Net Classes)
Index Index(DDR) <前の手順へ 2.8 Net Classes ルーティングルールは、ネットクラスと呼ばれる グループ内の信号に適用されます。各ネットクラスには、 同じルーティング要件を持つ信号が含まれます。 これによ... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.6 DDR4 Keepout Region)
Index Index(DDR) <前の手順へ 2.6 DDR4 Keepout Region DDR4回路に使用されるPCBの領域は、 他の信号から分離されている必要があります。 DDR4禁止領域は、この目的のために定義され、Figure... 詳細表示
【TI: プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(1.5 Velocity Compensation)
Index Index(DDR) <前の手順へ 1.5 Velocity Compensation DDR信号トレースの一部はマイクロストリップ(最上層と最下層)であるのに対し、 トレースセグメントの長さの大部分はストリップライン(内部層)で... 詳細表示
296件中 231 - 240 件を表示