【TI:ロジック】 入力オーバーシュート、入力アンダーシュートの許容範囲
基本的には、データシートの絶対最大定格(ABSOLUTE MAXIMUM RATINGs)に規定されている、 上限(VIのMINおよびMAX)を超える入力は保証外となります。 なお、TEXAS INSTRUMENTS社の下記URLの情報から以下の値が実力値としてご参考いただけるかと思います。 ... 詳細表示
【TI:ロジック】 バス・ホールド回路と一般的な入力端子のプルアップ、プルダウン抵抗処理の違い
バス・ホールド回路は、理想的な入力電圧レベル(H:Vcc、L:GND)に近くなるほど、 バス・ホールド回路からのドライブ電流が小さくなります。 バスラインがLレベルで停止しているとき、 一般的な入力端子をプルアップ抵抗処理していると常に電流が流れ続けますが、 バス・ホールド回路は、ほとんど電流を消費し... 詳細表示
【TI:ロジック】 バス・ホールド回路を実装した入力端子のプルアップ、プルダウン抵抗処理について
基本的に、バス・ホールド回路を実装した入力端子のプルアップ/プルダウン抵抗処理は推奨していません。 しかし、お客様のシステム構成でプルアップ/プルダウン抵抗処理が必要であれば下記を参考にしてください。 データシートの電気特性に II(hold) の欄があります。 この値は、バス・ホールド回路が保持してい... 詳細表示
【TI:ロジック】 一つのドライバに接続可能なバス・ホールド回路入力端子数について
接続可能な入力端子数は、ドライバ側のドライブ能力に依存します。 SN74LVTH245Aを例にすると、1ポートあたり II(hold) 500/-750(uA) と規定されています。 たとえば、SN74LVTH245Aを3つ接続するときを想定すると、 静的な計算では Ioh ≧ 1.5mA (=... 詳細表示
【TI:ロジック】 バス・ホールド回路付き双方向バッファの方向切り替え時の挙動について
出力ポートがイネーブル(/OE = L)の状態で、入力ポートに外部からドライブがないとき、 入力ポートは、バス・ホールド回路にてフローティングとなる直前の論理レベルにてドライブされています。 SN74LVTH16245Aは、NON INVERTED BUFFERなので、 出力ポートは、入力のバス・ホールド回... 詳細表示
【TI:ロジック】 電源投入時のバス・ホールド回路付き入力端子の状態について
特にバイアスを与えずに電源を立ち上げた場合は、 H/Lどちらの論理が保持されるかは不定ですが、必ずH/Lどちらかの論理に確定します。 LVTHシリーズは、POWER UP 3STATE(PU3S)回路により、電源電圧(Vcc)が1.5Vになるまで出力はHi-Zとなっていますが、 内部のバス・... 詳細表示
【TI:ロジック】 SN74LV123Aの外付けタイミング・コンデンサの容量について
タイミング・コンデンサ(Cext)の容量に関して特に規定はありません。 実装時の浮遊・寄生容量等で数pF~十数pF程度の変動は生じ得ますので、 これを考慮すると1,000pF以上のコンデンサでないと計算値との誤差が大きくなるものと考えます。 そのため、規定はありませんが1,000pF以上を目安に、値を選定い... 詳細表示
【TI:ロジック】 SN75ALS172/A SN75ALS172とSN75ALS172Aの差異
SN75ALS172は日本限定販売の製品となります。 SOIC(20)のパッケージについては、 SN75ALS172とSN75ALS172Aでピン配置が異なります。 詳細表示
【TI:ロジック】 SN74LVC2T45QDCURQ1のHigh出力固定方法について
DIRの設定で入力に設定してある端子にプルアップ抵抗を接続し、 入力条件のVIHを満足させる必要があります。 なお、VCCAまたはVCCBのどちらかが0Vの状態のときはDIRの状態にかかわらず、 A port、B portともにHiZの状態になります。 出力側の電源が先に立上りかつ出力をHighに... 詳細表示
【TI:ロジック】 マルチファンクション・ゲート(LVC1G97/98)の構成例 No.1
下記が、SN74LVC1G97/98を用いた2入力データ・セレクタ(反転出力)の構成と真理値表となります。 【SN74LVC1G97を用いた2入力データ・セレクタ】 出典:マルチファンクション・ゲート SN74LVC1G97/SN74LVC1G98 April 2003版(Texas ... 詳細表示
142件中 31 - 40 件を表示