【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.3 LPDDR4 Interface Schematics)
Index Index(DDR) <前の手順へ 3.3 LPDDR4 Interface Schematics 上記のように、LPDDR4は多くの異なる実装トポロジをサポートしますが、 デバイスはLPDDR4の単一の16ビットチャネルのみをサポートし... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.6 LPDDR4 Keepout Region)
Index Index(DDR) <前の手順へ 3.6 LPDDR4 Keepout Region LPDDR4回路に使用されるPCBの領域は、他の信号から分離する必要があります。 LPDDR4キープアウト領域はこの目的のために定義されており、 ... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.7 Net Classes)
Index Index(DDR) <前の手順へ 3.7 Net Classes ルーティングルールは、ネットクラスと呼ばれるグループの信号に適用されます。 各ネットクラスには、同じルーティング要件を持つ信号が含まれています。 これにより、これらのル... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.8 LPDDR4 Signal Termination)
Index Index(DDR) <前の手順へ 3.8 LPDDR4 Signal Termination LPDDR4メモリには、データグループネット用にソフトウェアで構成可能な on-dieターミネーションがあります。 DDRサブシステムに... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.9 LPDDR4 VREF Routing)
Index Index(DDR) <前の手順へ 3.9 LPDDR4 VREF Routing LPDDR4メモリは、アドレス/コマンドバスとデータバスに対して、 それぞれ独自のVREFCAとVREFDQを内部で生成します。 同様に、DDR... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.10 LPDDR4 VTT)
Index Index(DDR) <前の手順へ 3.10 LPDDR4 VTT DDR3やDDR4とは異なり、LPDDR4構成のアドレス/制御バスの PCBで終端する必要はありません。 すべての終端は内部で処理されます(on-die) ... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.12 Data Group Topologies)
Index Index(DDR) <前の手順へ 3.12 Data Group Topologies データライントポロジは、LPDDR4実装では常にポイントツーポイントであり、 2つの異なるバイトルーティンググループに分けられます。 ルーティ... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(4 Revision History)
Index Index(DDR) <前の手順へ 4 Revision History 注:以前のリビジョンのページ番号は、 現在のバージョンのページ番号と異なる場合があります。 2021年1月1日から2021年7月30日までの変更 ... 詳細表示
【NXP:i.MX】 i.MX6ULLのJTAG_MODの利用方法について
i.MX6ULLの場合でも同様です。 ただし、JTAG_MODが外部でPull-upされていれば通常のGPIO動作となります。 詳細表示
【NXP:LPC】 LPC51U68のI2Cはマスタとスレーブデバイスをサポートしていますか。
LPC51U68のI2Cモジュールとしては、マスタとスレーブをサポートできます。 残念ながら、MCUXpresso SDKの構成上、1つのI2Cモジュールでマスタとスレーブをサポートすることができないようになっています。 2つのI2Cモジュールを使用し、それぞれでマスタとスレーブをサポートしてください。 詳細表示
296件中 61 - 70 件を表示