【TI: プロセッサ】 CCSv10の使用方法:CCSv10 実行/デバッグ
使用方法Index <前の手順へ CCSv10実行環境構築 ① Target Configuration Fileを新規作成する。 ② Target Configuration Fileを開いて、ターゲットデバイス/接続方法 (JTAGデバッ... 詳細表示
【TI: プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(High-Speed Interface Layout Guidelines:3...
in the Differential Pairs 高速差動ペアは、すべて対称に平行にまとめて配線してください。 この要件からの逸脱は、パッケージのエスケープ中およびコネクタピンへの ルーティング時に自然発生します。 これらのズレはできるだけ短くし、パッケージのブレークアウトは 0.25インチ以内に 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.15 CK and ADDR_CTRL Routing Specification)
マンハッタン距離として定義されます。 プロセッサとDDR4メモリのクロックとアドレスピンの位置を考えると、 これらの部品の配置を考慮して、可能な最大のマンハッタン距離を決定できます。 この距離から、CKおよびADDR_CTRLルーティンググループのルーティングされた トラックの長さに関するこの経験則の制限が決定されます 詳細表示
・コントロール・レジスタ(CCTLx)の設定で、外部出力端子(OUTxピン)を制御します。 詳細表示
【TI: プロセッサ】 AM57xx:SDKでサポートされているブートモード
/ AM572x-IDK / AM574x-IDK Sysbootピンのレイアウト: 図2 これは、AM571x-IDK/AM572x-IDK/AM574x-IDKに適用されています。 上記の回路図のデフォルトのブートモードはsysboot [2:0] = 0x6です 詳細表示
【TI:マイコン】 MSP430 JTAG端子の処理について
容量は、2.2nF以下を推奨していましたが、 高速動作のため1.1nFを実装している評価ボードもあります。 ・デバイスがTEST端子を有し、Fuse切断を検討しているとき、 デバイスのTEST端子とJTAGコネクタのTESTピンの接続およびR2の抵抗が必要となります。 JTAGを利用しないとき 詳細表示
【TI: プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(1.2 General Board Layout Guidelines)
回避します。 • SDRAMのリファレンス入力ピンのデカップリングコンデンサを適切に 絶縁および適切に使用することにより、リファレンス電圧ノイズを 最小限に抑えます。 • 信号ルーティングスタブの長さをできるだけ短くします。 • クロストークを最小限に抑えるために、 クロックネットとストロボ 詳細表示
【TI: プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(1.4 Bypass Capacitors)
Index Index(DDR) <前の手順へ 1.4 Bypass Capacitors 1.4.1 Bulk Bypass Capacitors DDR SDRAMおよびその他の回路を中速でバイパスするには、 バルクバイパスコンデンサが必要... 詳細表示
【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.16 Data Group Routing Specification)
。 長さの一致は、各バイト内でのみ必要です。 プロセッサとDDR4メモリ上のDQS、DQ、およびDMピンの位置を考えると、 配置を考慮して、可能な最大のマンハッタン距離を決定できます。 この距離から、データバスの伝送線路の長さの上限を設定できます。 CACLMとは異なり、DQLMn制限にマージンは追加されません 詳細表示
【TI:プロセッサ】 AM572x: オーディオ入出力の最大チャネル数
のチャネルがI2Sフォーマットの場合、最大112チャネルとなります。 全てのチャネルが32スロットのTDMモードの場合、最大1,792チャネルとなります。 但し、利用可能なチャネル数は、ビット/フレームレートにより変わります。 また、AM572xのピンは複数の機能で共有(マルチプレクス 詳細表示
218件中 1 - 10 件を表示