【TI: プロセッサ】 AM64x /AM243xの回路図チェック：推奨事項　2.8 DDR(1.3 PCB Stack-Up)

回答

Index
Index(DDR)

 

＜前の手順へ

 

 

1.3 PCB Stack-Up  

DDRインターフェイスをルーティングするための最小スタックアップは、

6層スタックアップです。
ただし、これは、大きな立ち入り禁止エリアのある配線室のあるボードでのみ

実行できます。以下の場合は、追加のレイヤーが必要です。

•DDRインターフェイスのPCBレイアウト領域が制限されているため、

 クロストークを最小限に抑えるために信号を拡散するために使用できる領域が

 制限されます。

•他の回路は同じエリアに存在する必要がありますが、DDRルーティングから

 分離されたレイヤー上にあります。

 
•電源のルーティングを強化したり、EMIシールドを改善したりするには、

 追加のプレーン層が必要です。

 
比較的高密度のボードデザインでは、すべてのルールが満たされるように

DDRルーティングを適切に実装できるようにするためには

10以上のレイヤーが必要です。

 
最高周波数成分（データやクロックなど）のDDR信号は、

ソリッドVSS基準面に隣接してルーティングする必要があります。
低周波数成分（アドレスなど）の信号は、ソリッドVSSまたは

ソリッドVDDS_DDR基準面のいずれかに隣接してルーティングできます。
VDDS_DDR基準面を使用する場合は、バイパスコンデンサを

すべてのルートの両端近くに実装して、これらのルートに低インダクタンスの

ACパスをグランドに提供する必要があります。
同様に、DDRルーティングエリアに複数のVSS基準面が存在する場合、

ビアが別のVSS基準面に信号を転送する場合は常に、

近くにスティッチングビアを実装する必要があります。
これは、低インダクタンスのリターン電流パスを維持するために必要です。

 
すべてのDDR信号をストリップラインでルーティングすることを

強くお勧めします。
一部のPCBスタックアップは、隣接する2つの層に信号ルーティングを

実装します。
これは、これらの層の配線が垂直であり、ブロードサイド結合が

許可されていない場合にのみ許容されます。
隣接するレイヤーの別のトレースと並列にルーティングされたトレースでは、

重大なクロストークが発生します。
また、隣接する2つのレイヤでのDDR信号ルーティングは、

オフセットストリップラインルーティングを実装する場合にのみ許可されます。
この場合、隣接するルーティングレイヤ間の距離は、トレースから隣接する

基準面までの距離の3倍を超えます。

 

 

 

 

（1）グランド基準層は、電力基準層よりも優先されます。リターンシグナルビアは、

   レイヤートランジションの近くにある必要があります。電力基準層を使用する場合は、

   トレースルートがルーティング層を切り替えるため、基準層の戻り電流に

   対応するためにバイパスキャップを含めます。
（2）DDRルーティング領域内の基準面カットと交差するトレースはありません。

   基準面のカットを横切る高速信号トレースは、大きなリターン電流パスを作成し、

   過剰なクロストークとEMI放射を引き起こす可能性があります。アンチパッドを

   介して引き起こされる基準面のボイドに注意してください。

   これらは、リターン電流パスの不連続性も引き起こします。
（3）リターン電流ループのサイズを最小限に抑えるために、基準面は信号層に

   直接隣接する必要があります。
（4）Zは、PS9およびPS10で指定されたPCB用に選択された

   公称シングルエンドインピーダンスです。

 

 

次の手順へ＞

Index(DDR)
Index