Index
Index(DDR)

 

 

 

DQSおよびDQ / DMネットクラス内のスキューは、

DQおよびDMネットのセットアップとホールドマージンを直接削減します。
したがって、このスキューを制御する必要があります。
ルーティングされたPCBトラックには、その長さに比例した遅延があります。
したがって、長さのスキューは、定義された信号グループ内の

ルーティングされたトラック長を一致させることによって

管理する必要があります。
PCBの長さを実際に一致させる唯一の方法は、

ネットクラスとそれに関連するクロックペア、DQSP、およびDQSNで

最も長いネットの長さまで短いトレースを延長することです。

2.16.1 DQLM - DQ Longest Manhattan Distance

 

CKおよびADDR_CTRLと同様に、妥当なトレースルートの長さは、

マンハッタン距離の割合以内です。
DQLMnは、DQ最長マンハッタン距離nとして定義されます。

ここで、nはバイト番号です。16ビットインターフェイスの場合、

DQLM0とDQLM1の2つのDQLMがあります。

 

すべてのバイトレーンの長さを一致させる必要はなく、推奨もされていません。

長さの一致は、各バイト内でのみ必要です。
プロセッサとDDR4メモリ上のDQS、DQ、およびDMピンの位置を考えると、

配置を考慮して、可能な最大のマンハッタン距離を決定できます。
この距離から、データバスの伝送線路の長さの上限を設定できます。
CACLMとは異なり、DQLMn制限にマージンは追加されません。
これらの制限は、そのバイトグループのピン間のルートが
最も長い場合の水平距離と垂直距離の合計です。

 

2.16.2 Data Group Routing Limits
 
Table 2-7に、DQS、DQ、およびDMルーティンググループの

ルーティング仕様を示します。

各バイトレーンは個別にルーティングおよび照合されます。
時間遅延（ps）の代わりにレングス マッチング（mil）を使用するには、

時間遅延（ps）制限に5を掛けます。
マイクロストリップルートは、ストリップラインルートよりも速く伝搬します。
レングス マッチングを使用する場合の標準的な方法は、マイクロストリップの
長さを1.1で除算し、補正された長さを実現してマイクロストリップの長さを
ストリップラインの長さで正規化し、

提供される遅延制限に合わせる方法です（Section 1.5を参照）。