2.16 Data Group Routing Specification
DQSおよびDQ / DMネットクラス内のスキューは、
DQおよびDMネットのセットアップとホールドマージンを直接削減します。
したがって、このスキューを制御する必要があります。
ルーティングされたPCBトラックには、その長さに比例した遅延があります。
したがって、長さのスキューは、定義された信号グループ内の
ルーティングされたトラック長を一致させることによって
管理する必要があります。
PCBの長さを実際に一致させる唯一の方法は、
ネットクラスとそれに関連するクロックペア、DQSP、およびDQSNで
最も長いネットの長さまで短いトレースを延長することです。
2.16.1 DQLM - DQ Longest Manhattan Distance
CKおよびADDR_CTRLと同様に、妥当なトレースルートの長さは、
マンハッタン距離の割合以内です。
DQLMnは、DQ最長マンハッタン距離nとして定義されます。
ここで、nはバイト番号です。16ビットインターフェイスの場合、
DQLM0とDQLM1の2つのDQLMがあります。
注釈
すべてのバイトレーンの長さを一致させる必要はなく、推奨もされていません。
長さの一致は、各バイト内でのみ必要です。
プロセッサとDDR4メモリ上のDQS、DQ、およびDMピンの位置を考えると、
配置を考慮して、可能な最大のマンハッタン距離を決定できます。
この距離から、データバスの伝送線路の長さの上限を設定できます。
CACLMとは異なり、DQLMn制限にマージンは追加されません。
これらの制限は、そのバイトグループのピン間のルートが
最も長い場合の水平距離と垂直距離の合計です。
2.16.2 Data Group Routing Limits
Table 2-7に、DQS、DQ、およびDMルーティンググループの
ルーティング仕様を示します。
各バイトレーンは個別にルーティングおよび照合されます。
時間遅延(ps)の代わりにレングス マッチング(mil)を使用するには、
時間遅延(ps)制限に5を掛けます。
マイクロストリップルートは、ストリップラインルートよりも速く伝搬します。
レングス マッチングを使用する場合の標準的な方法は、マイクロストリップの
長さを1.1で除算し、補正された長さを実現してマイクロストリップの長さを
ストリップラインの長さで正規化し、
提供される遅延制限に合わせる方法です(Section 1.5を参照)。
![](/usr/file/attachment/7idkpECE3MeIuf2g.png)
(1)最大値は、保守的なシグナルインテグリティアプローチに基づいています。
この値は、立ち上がり時間と立ち下がり時間の詳細な
シグナルインテグリティ分析で目的の動作が確認された場合にのみ拡張できます。
(2)長さのマッチングは1バイト以内でのみ行われます。
バイト間の長さの一致は必須でも推奨でもありません。
(3)各DQSペアは、関連するバイトと長さが一致します。
(4)中心間の間隔は、最大500ミルの配線長(端点の近くのみ)で
最小2wまで下げることができます。
(5)その他のDDR4トレース間隔とは、バイト内にないその他の
DDR4ネットクラスを意味します。
(6)これは、バイトのネットクラス内の間隔に適用されます。
(7)DQSペアの間隔は、適切な差動インピーダンスを確保するために設定されます。
(8)ユーザーは、不注意によるインピーダンスの不一致が発生しないように
インピーダンスを制御する必要があります。一般的に、その層で
シングルエンドインピーダンスZoの2倍に等しい差動インピーダンスを
実現するには、中心間の間隔を2wまたは2wよりわずかに大きくする必要があります。
(9)DQnスキューおよびDQSnからDQnへのスキューの最大値を超えないように
するために、 信号飛行時間の正確な3Dモデリング
(ビアを介した正確にモデル化された信号伝搬を含む)が適用された場合にのみ、
ビアカウントの差が1増加する可能性があります。
(10)psとして示されているPCBトラック長は、長さの正規化された表現です。
単純な変換として、1psは5ミルに相当します。
これはストリップラインに相当する長さであり、
マイクロストリップトラックとして ルーティングされるすべての
セグメントに速度補正を使用する必要があります。