文字サイズ変更
S
M
L
TEDサポートウェブ
>
NXP Semiconductors
>
Digital Networking
>
【NXP:DN】 LS1026A/LS1046A DDR4メモリ VPP電源の入力タイミング
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
ユーザーログイン
アカウント
パスワード
アカウント新規作成
#18.HD問い合わせパーツ用変更設定
FAQトップに戻る
#17.カテゴリーツリー表示変更設定【動作確認中!】
TEDサポートウェブ
/category/show/27?site_domain=ted_product
Texas Instruments
(1049件)
/category/show/64?site_domain=ted_product
NXP Semiconductors
(730件)
/category/show/28?site_domain=ted_product
Lattice Semiconductor
(154件)
/category/show/61?site_domain=ted_product
Infineon Technologies
(30件)
ダミーカテゴリー
当サイトについて
(7件)
検索へ戻る
No : 12468
公開日時 : 2022/10/11 11:46
更新日時 : 2023/02/21 18:36
印刷
【NXP:DN】 LS1026A/LS1046A DDR4メモリ VPP電源の入力タイミング
DDR4メモリのVPP電源は、LS1046A (DDRメモリコントローラ)の電源シーケンスに対して規定はありますか。
LS1046Aデータシートには、LS1046Aの各電源はシーケンスの記載はありますが、DDRメモリを使用する際のVPP電源については記載がありません。
カテゴリー :
TEDサポートウェブ
>
NXP Semiconductors
>
Digital Networking
回答
DDR4メモリのVPP電源は、LS1046Aの電源シーケンスにおいて、LS1046A GVDD電源の前、または同時に入力する必要があります。
参考資料と、以下抜粋です。
AN5097, Hardware and Layout Design Considerations for DDR4 SDRAM Memory Interfaces - Application Note
(抜粋)
GVDD, VPP power supplies
19 Ensure the VPP supply is ramped before or at the same time as GVDD supply.
――――
アンケート:ご意見をお聞かせください
役に立った
その他
ご意見・ご感想をお寄せください
お問い合わせを入力されましてもご返信はいたしかねます
関連するFAQ
【NXP:i.MX】 i.MX7の電源投入時からPOR解除までのGPIOの状態について
【TI:電源IC】 LP8733 ENピンを電源に接続した場合の起動タイミングについて
【TI:プロセッサ】 デバッグ時における電源デバイスの設定方法について
【TI:電源IC】 スーパーキャパシタを充放電するバックアップ用回路について
【NXP:DN】 LS1026A/LS1046A DDR4メモリ構成 ECC用メモリデバイス
#12.FAQ表示ページレイアウト変更設定。 【動作確認中!】
TOPへ