- TEDサポートウェブ > NXP Semiconductors > Digital Networking > 【NXP：DN】 LS1026A/LS1046A DIFF SYSCLKの終端抵抗の設定について
ユーザーログイン
TEDサポートウェブ
【NXP：DN】 LS1026A/LS1046A DIFF SYSCLKの終端抵抗の設定について
LS1046AオリジナルボードでDIFF_SYSCLKに、LVDSの100MHzクロックを入力しています。
LS1046AのDIFF_SYSCLK入力ピン端で波形を確認すると、波形の形状が三角波の様になっています。
LS1046Aのデータシートには、チップ内部に100Ωの終端抵抗がLVDS Receiverの手前に入っているとあります。
そのための外部終端は不要だと思いますが、この内部の 100Ω終端を正常に使用する方法を教えてください。
- カテゴリー :
回答
LS1046Aの[cfg_eng_use0]ピンと[cfg_eng_use1]ピンを基板上で設定する必要があります。
[cfg_eng_use0] =[０]、[cfg_eng_use1]=[1]と設定すると、差動入力のクロックにLS1046A内部の終端が有効になります。
(補足)
LS1046A Reference Manual の、4.4.5.4 Single Oscillator Source clock select から
Table 4-12. Single oscillator source clock select に関連する説明があります。
[cfg_eng_use0]ピンは、Power On Reset時に基板上で以下の設定で切り替わります。
[0] ：DIFF_SYSCLK/DIFF_SYSCLK_B
[1] ：SYSCLK (single ended)
併せて、 [cfg_eng_use1]ピンは、4.4.5.4 Single Oscillator Source clock select には以下の説明があります。
cfg_eng_use1
Should be set to 1
NOTE: cfg_eng_use0 should be '0' for internal termination to be enabled.
cfg_eng_use1
Should be set to 1
NOTE: cfg_eng_use0 should be '0' for internal termination to be enabled.