文字サイズ変更
S
M
L
TEDサポートウェブ
>
Texas Instruments
>
プロセッサ
>
【TI: プロセッサ】 AMIC110でのDDRレスEtherCATスレーブについて
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
ユーザーログイン
アカウント
パスワード
アカウント新規作成
#18.HD問い合わせパーツ用変更設定
FAQトップに戻る
#17.カテゴリーツリー表示変更設定【動作確認中!】
TEDサポートウェブ
/category/show/27?site_domain=ted_product
Texas Instruments
(1034件)
/category/show/64?site_domain=ted_product
NXP Semiconductors
(659件)
/category/show/28?site_domain=ted_product
Lattice Semiconductor
(154件)
/category/show/61?site_domain=ted_product
Infineon Technologies
(30件)
ダミーカテゴリー
当サイトについて
(7件)
検索へ戻る
No : 7574
公開日時 : 2021/06/17 08:52
更新日時 : 2022/07/28 13:54
印刷
【TI: プロセッサ】 AMIC110でのDDRレスEtherCATスレーブについて
AMIC110でのDDRレスEtherCATスレーブについて、アプリケーションで使用できるメモリ容量を教えてください。
USBバルク(デバイス)転送をEtherCATで使用した場合、DDRレスで実現可能でしょうか。
カテゴリー :
TEDサポートウェブ
>
Texas Instruments
>
プロセッサ
回答
AMIC11xのリリースモードでのEthercatスレーブアプリケーションのメモリ使用量の概要は以下の通りです。
アプリケーション全体をDDRレスにするためには、未使用メモリ部分にUSB関連が収まるかどうかを確認する必要があります。
なお、Cortex-M3のメモリ部は未使用のため含まれています。M3はパワーマネジメント用に予約されているので、
パワーマネジメントを必要としないユースケースでは、アプリケーション用メモリなどのリソースに使用することが可能です。
参考サイト:メーカーサポートフォーラム
アンケート:ご意見をお聞かせください
役に立った
その他
ご意見・ご感想をお寄せください
お問い合わせを入力されましてもご返信はいたしかねます
関連するFAQ
【TI: プロセッサ】 CCSv10の使用方法:はじめに
【TI: プロセッサ】 AM57xx:SDKでサポートされているブートモード
【Lattice:FPGA】 Certus-NX FPGAファミリ デバイス情報のまとめ
【TI:プロセッサ】 AM64x LinuxSDKのペリフェラルサポートについて
【TI: プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(High-Speed Interface Layout Guidelines:3...
#12.FAQ表示ページレイアウト変更設定。 【動作確認中!】
TOPへ