文字サイズ変更
S
M
L
TEDサポートウェブ
>
NXP Semiconductors
>
Digital Networking
>
【NXP:DN】 LX2160A デバイス内部の DDR 配線遅延について
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
ユーザーログイン
アカウント
パスワード
アカウント新規作成
#18.HD問い合わせパーツ用変更設定
FAQトップに戻る
#17.カテゴリーツリー表示変更設定【動作確認中!】
TEDサポートウェブ
/category/show/27?site_domain=ted_product
Texas Instruments
(1049件)
/category/show/64?site_domain=ted_product
NXP Semiconductors
(730件)
/category/show/28?site_domain=ted_product
Lattice Semiconductor
(154件)
/category/show/61?site_domain=ted_product
Infineon Technologies
(30件)
ダミーカテゴリー
当サイトについて
(7件)
検索へ戻る
No : 9223
公開日時 : 2021/11/18 17:28
印刷
【NXP:DN】 LX2160A デバイス内部の DDR 配線遅延について
LX2160A の DDRメモリコントローラの各信号のLX2160Aデバイス内部での遅延時間は公開されていますか。
基板設計でのDDRメモリへの等長配線のため、デバイス内部の配線遅延時間を確認したいと考えています。
他ベンダーの製品ではピン(ボール)からダイまでの遅延時間が公開されている場合がありますが、NXP社の本製品は公開されていますか。
カテゴリー :
TEDサポートウェブ
>
NXP Semiconductors
>
Digital Networking
回答
LX2160Aファミリー製品は、デバイス内部の配線遅延については公開されていません。
しかしNXP社からは、パッケージ内部では各信号は等長配線であることを案内しています。
従いまして、お客様の作成する基板では、デバイスのピンからの配線長を考慮し設計してください。
アンケート:ご意見をお聞かせください
役に立った
その他
ご意見・ご感想をお寄せください
お問い合わせを入力されましてもご返信はいたしかねます
関連するFAQ
【NXP:DN】 LX2160 FlexSPI BポートのCSピンについて
【NXP:i.MX】 i.MX8MPlusのリセット中のピンの状態について
【NXP:DN】 LS1046A cfg_gpinput[0:7]の用途について
【NXP:i.MX】 i.MX8M MiniのRTC_XTALIの入力最小電圧と最大電圧について
【NXP:DN】 CodeWarrior Development Suite for Networked Applicationsのアクティベート期間について
#12.FAQ表示ページレイアウト変更設定。 【動作確認中!】
TOPへ