＜前の手順へ
1.1 Board Designs Supported
このドキュメントの目的は、
すべての設計者がDDRシステムの実装を簡単にすることです。
要件は、設計者がTIがサポートするトポロジの堅牢な設計を正常に
実装できるようにする一連のレイアウトおよびルーティングルールに
絞り込まれています。
現時点では、TIはプロセッサのDDRPHYインターフェイスの
タイミングパラメータを提供していません。
PCBの設計作業（設計、レイアウト、製造）は、知識の豊富な
高速PCB設計者によって実行およびレビューされることが依然として
期待されています。
信号が基準面のスプリットをクロスする際のインピーダンスの不連続性などの
問題は、適切な経験を積んだ人が視覚的に検出できます。
TIは、このドキュメントのガイドラインに従うDDR4およびLPDDR4メモリを
使用するボードデザインのみをサポートします。
これらのガイドラインは、ソリッド基準面上に配線された銅線の既知の
伝送線路特性に基づいています。
PCB のスペースが不十分であると宣言されたとしても、配線ガイドラインを