• No : 10267
  • 公開日時 : 2022/02/22 16:32
  • 更新日時 : 2023/01/05 15:43
  • 印刷

【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(2.12 POD Interconnect)

AM64x /AM243xの回路図チェックのポイントを教えてください。
カテゴリー : 

回答

 
 

2.12 POD Interconnect

DDR4以前は、出力バッファはプッシュプルCMOSバッファでした。
LOWのときは電流をシンクし、HIGHのときはソース電流をシンクしていました。
その後、最適な電力伝達と信号の完全性を得るために、
中間レベルのThevenin抵抗に終端されました。
偶然にも、この結果、バッファがHIGHまたはLOWのいずれかで
イネーブルにされるたびに、電流が流れ、電力が消費されます。
疑似オープンドレイン(POD)は、
負荷ODTでの終端がVDDQにのみ接続される接続タイプです。
POD接続は、LOWのときにのみ電力を消費するため、電力が削減されます。
DDR4では、PHY(読み取り用)とSDRAM(書き込み用)の両方が、
これらの終端をすべてのデータ
グループピンの内部でVDDQに提供します。
 
POD端子を用いた接続では、データグループの信号がVSSからVDDQまであり、
中間レベルの基準電圧でサンプリングしていた従来のDDR接続と比較して、
信号の見え方が異なります。
ハイレベルはVDDQのままですが、ローレベルはドライブインピーダンスと
ODT抵抗に基づいて計算されるようになりました。
両方とも50Ωに設定されている場合、ローレベル電圧はVDDQ/2になります。
その場合、最適なパフォーマンスを得るには、これらの電圧の中間にある
サンプリング電圧、つまり3/4*VDDQが必要です。