• No : 11630
  • 公開日時 : 2022/04/26 18:04
  • 更新日時 : 2023/05/25 16:07
  • 印刷

【TI:電源IC】 LP8733 Gated Mode動作時のPGOODピンのデフォルトの出力状態について

LP8733のPGOODピンをGated Modeに設定した場合の
デフォルトの出力状態について教えてください。
カテゴリー : 

回答

Gated Mode動作時のPGOODピンは、デフォルトでアサート状態となります。
 
この際の出力信号の極性は、PGOOD_CTRL_1 レジスタの
PGOOD_POLのデフォルト値(OTP設定)で決まります。
 
メイン電源入力(VANAピン)が Undervoltage lockoutの閾値(VANA_UVLO)を超える
ことで、パワーオンリセットが行われ、その後、OTPコンフィギュレーション終了時に
PGOODピンはアサート状態となります。
パワーオンリセットからPGOODピンがアサートされるまでの時間は、
通常700usec、最大で1.2msecとなります。