TEDサポートウェブ
>
Lattice Semiconductor
>
FPGA
>
【Lattice 設計ツール】テストベンチの作成を簡単に行う方法は?
戻る
No : 13631
公開日時 : 2023/02/09 16:57
印刷
【Lattice 設計ツール】テストベンチの作成を簡単に行う方法は?
Lattice Diamondを使用しています。
テストベンチの作成でロジックの階層をインスタンスする記述に手間がかかりますが、良い方法はありますか?
カテゴリー :
TEDサポートウェブ
>
Lattice Semiconductor
>
設計ツール
TEDサポートウェブ
>
Lattice Semiconductor
>
FPGA
回答
Diamond上で、Hierarchy Viewから、該当ブロックを右クリック→Verilog/VHDL Test Fixture Templateを実行します。
実行後、File List ViewのInput Filesのリストの最後に追加されますので、ダブルクリックして開き、入力信号などの
追記をしてテストベンチを完成させてください。(添付ファイルの画面イメージをご参照ください)
添付ファイル :
Lattice_create_Test_Bench_Template_from_Hierarchy_View.png
Lattice_created_Test_Bench_Template_in_File_List_View.png
Lattice_created_Test_Bench_Template.png