• No : 14705
  • 公開日時 : 2023/08/17 17:24
  • 更新日時 : 2024/05/07 11:47
  • 印刷

【TI:インターフェイス】 TL16C550C:Data Ready (DR)ビットの機能

データシート項目7.7.1 Accessible RegistersのDRビットが
常に0となっている状態を教えてください。
カテゴリー : 

回答

常にDR:0は正常にデータの受信が行われていない状態を表しています。
 
DRはレシーバ用Data Readyインジケータで、
データ受信しRBRまたはFIFOへ送信時にDR:1にセットします。
そしてRBRまたはFIFOがデータを全て読み取るとDR:0にクリアされます。
データシート項目7.7.8 Line Status Register (LSR)を参照してください。
 
最初にデータシート項目6 Parameter Measurement Information
のタイミング要件を充分満たしているか確認してください。