• No : 3768
  • 公開日時 : 2019/07/26 09:19
  • 更新日時 : 2019/12/23 15:42
  • 印刷

【TI:ロジック】 電源投入時のバス・ホールド回路付き入力端子の状態について

バス・ホールド回路を実装した入力端子は、電源投入時どのような状態になるか教えてください。
カテゴリー : 

回答

特にバイアスを与えずに電源を立ち上げた場合は、
H/Lどちらの論理が保持されるかは不定ですが、必ずH/Lどちらかの論理に確定します。
 
LVTHシリーズは、POWER UP 3STATE(PU3S)回路により、電源電圧(Vcc)が1.5Vになるまで出力はHi-Zとなっていますが、
内部のバス・ホールド回路を含むCMOS回路自体は1V付近から動作します。
LVCHシリーズは、バス・ホールド回路は実装していますが、PU3Sを搭載していないので、1V付近から出力動作を開始します。
 
入力部の回路は高抵抗でグランドに接地された形となっていますので、
実際にはLレベルをホールドし規定の電源電圧まで達することが多いものと考えられます。
 
しかし、1V付近ではバス・ホールド回路のドライブ能力が極めて弱く、
入力に積極的なバイアスがかかっているわけではありませんので、
電源電圧の変動やグランドの変動(特に過渡期は変動しやすいものと考えられます)の影響を受けやすく、
必ずしもLレベルがホールドされるものではありません。