【TI：ロジック】 CMOSロジックの出力値が不安定な要因について

CMOSロジックICの出力が安定しないことがあります。
なにか想定される要因があったら教えてください。

カテゴリー :

回答

以下の原因が想定されます。

1. 入力端子に入力している信号が、入力規定（VIH, VIL)を満足しているか確認してください。

出典：SN74LVCH244Aデータシート REVISED FEBRUARY 2007版（Texas Instruments社)

2. 入力端子に入力している信号が、入力信号の立上り/立下り時間の規定（Δt/Δv : Input transition rise or fall rate)を満足しているか確認してください。

出典：SN74LVCH244Aデータシート REVISED FEBRUARY 2007版（Texas Instruments社)
【TI：ロジック】入力ヒステリシス特性とは
Application Report : Implications of Slow or Floating CMOS Inputs
をあわせて参考にしてください。

3. オープンドレイン出力端子には、出力安定用の抵抗が接続されているか確認してください。
【TI:ロジック】ロジック全般オープンドレインとはをあわせて参考にしてください。

4. 未使用の入力端子がオープンになっていないか確認してください。
【TI：ロジック】未使用端子の処理についてをあわせて参考にしてください。

5. 電源あるいはグランドが安定していない可能性があります。

バイパスコンデンサを用いるなどして電源、グランドの安定化対策がされているか確認してください。