• No : 940
  • 公開日時 : 2018/08/22 17:43
  • 更新日時 : 2023/08/31 17:07
  • 印刷

【Lattice FPGA】デバイスの未使用ピンの処理方法

ラティスセミコンダクターのFPGAあるいはCPLDの未使用ピンの基板上の処理方法は？
カテゴリー : 

回答

ラティスセミコンダクターのFPGAおよびCPLDでは、未使用ピンには自動で
内部プルダウン処理されるため、外部処理は必要ありません。
 
下記、ラティスセミコンダクターのアンサーデータベースもご参照ください。

Do the unused I/O pins need to be grounded in a device?