文字サイズ変更
S
M
L
TEDサポートウェブ
>
NXP Semiconductors
>
Digital Networking
>
【NXP:DN】 LS1020A/LS1021A/LS1022A TWR-LS1021A NCピン(J1/J9/L1/L9/M1)の配線
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
#10.エンドユーザーログインパーツ用変更設定。 【動作確認中!】
ユーザーログイン
アカウント
パスワード
アカウント新規作成
#18.HD問い合わせパーツ用変更設定
FAQトップに戻る
#17.カテゴリーツリー表示変更設定【動作確認中!】
TEDサポートウェブ
/category/show/27?site_domain=ted_product
Texas Instruments
(1179件)
/category/show/64?site_domain=ted_product
NXP Semiconductors
(990件)
/category/show/28?site_domain=ted_product
Lattice Semiconductor
(154件)
/category/show/61?site_domain=ted_product
Infineon Technologies
(30件)
ダミーカテゴリー
当サイトについて
(7件)
戻る
No : 9757
公開日時 : 2022/01/26 09:17
更新日時 : 2025/01/21 14:12
印刷
【NXP:DN】 LS1020A/LS1021A/LS1022A TWR-LS1021A NCピン(J1/J9/L1/L9/M1)の配線
TWR-LS1021A評価用ボードの回路図で、DDR3LメモリのNCピン(J1/J9/L1/L9/M1)が、LS1021Aのメモリコントローラの信号と接続されています。
理由は何でしょうか。
カテゴリー :
TEDサポートウェブ
>
NXP Semiconductors
>
Digital Networking
回答
以前のRevのボードでは、2つダイが実装されているDDR3Lメモリを使用していました。(Micron製MT41K1G16)このDDR3L内の各ダイ用にODT/CS/CKE/ZQ信号が回路図のピンにアサインされていました。
現在は、このメモリデバイスはディスコンとなっており、現在のRevのボードでは、1つのダイのDDR3Lメモリへと変更となっています。
回路図は、過去のままアップデートされておりませんが、実使用上は問題はないとのことです。
アンケート:ご意見をお聞かせください
役に立った
その他
ご意見・ご感想をお寄せください
お問い合わせを入力されましてもご返信はいたしかねます
#12.FAQ表示ページレイアウト変更設定。 【動作確認中!】
TOPへ