- TEDサポートウェブ > Texas Instruments > プロセッサ > 【TI: プロセッサ】 AM64x /AM243xの回路図チェック：推奨事項 2.8 DDR(1.4 Bypass Capacitors)
【TI: プロセッサ】 AM64x /AM243xの回路図チェック：推奨事項 2.8 DDR(1.4 Bypass Capacitors)
AM64x /AM243xの回路図チェックのポイントを教えてください。
- カテゴリー :
回答
Index
Index(DDR)
Index(DDR)
1.4 Bypass Capacitors
1.4.1 Bulk Bypass Capacitors
DDR SDRAMおよびその他の回路を中速でバイパスするには、
バルクバイパスコンデンサが必要です。
Table 1-2に、バルクバイパスコンデンサに必要な最小数と容量を示します。
Table 1-2は、SoCのDDRPHYのバイパスニーズのみをカバーしています。
他の回路では、追加のバルクバイパス容量が必要になる場合があります。
SDRAMデバイスの追加のデカップリング要件については、
Table 1-2に、バルクバイパスコンデンサに必要な最小数と容量を示します。
Table 1-2は、SoCのDDRPHYのバイパスニーズのみをカバーしています。
他の回路では、追加のバルクバイパス容量が必要になる場合があります。
SDRAMデバイスの追加のデカップリング要件については、
製造元のデータシートを参照してください。
（1）これらのコンデンサは、バイパスするデバイスの近くに配置する
必要がありますが、高速（HS）バイパスコンデンサとDDR信号ルーティングを
優先して配置する必要があります。
（2）このガイドのコンデンサの推奨事項は、このプロセッサのニーズのみを
（2）このガイドのコンデンサの推奨事項は、このプロセッサのニーズのみを
反映しています。メモリデバイス自体の適切なデカップリングコンデンサの
配置を決定するには、メモリベンダーのガイドラインを参照してください。
1.4.2 High-Speed Bypass Capacitors
高速（HS）バイパスコンデンサは、DDRインターフェイスが適切に
動作するために重要です。
VDDS_DDRおよび関連するグランド接続に対するHSバイパスコンデンサの
VDDS_DDRおよび関連するグランド接続に対するHSバイパスコンデンサの
寄生直列インダクタンスを最小限に抑えることが特に重要です。
Table 1-3に、HSバイパスコンデンサとPCBの電源接続の仕様を示します。
Table 1-3に、HSバイパスコンデンサとPCBの電源接続の仕様を示します。
一般的に、TIは以下を推奨します。
•できるだけ多くのHSバイパスコンデンサを取り付けます。
•バイパスコンデンサからバイパスされるピンとボールまでの距離を
•バイパスコンデンサからバイパスされるピンとボールまでの距離を
最小限に抑えます。
•すぐに利用できる最大の静電容量を備えた、可能な限り最小の物理サイズの
•すぐに利用できる最大の静電容量を備えた、可能な限り最小の物理サイズの
セラミックコンデンサを使用します。
•可能な限り広いトレースを使用し、可能な限り最大のビアホールサイズを
•可能な限り広いトレースを使用し、可能な限り最大のビアホールサイズを
使用して、バイパスコンデンサパッドをビアに接続します。
•共有による最小化。 Table 1-3に示すビア共有の制限に注意してください。
•共有による最小化。 Table 1-3に示すビア共有の制限に注意してください。
その他のSDRAM要件については、製造元のデータシートを参照してください。
（1）LxW、10ミル単位、つまり0402は40x20ミルの表面実装コンデンサです。
（2）近く/短い方が望ましい。
（3）最も近いプロセッサパワーまたはグラウンドボールから
（2）近く/短い方が望ましい。
（3）最も近いプロセッサパワーまたはグラウンドボールから
コンデンサパッケージの中心まで測定。
（4）これらのコンデンサのうち3つは、VDDS_DDRボールのクラスタの中で、
（4）これらのコンデンサのうち3つは、VDDS_DDRボールのクラスタの中で、
プロセッサの下に配置する必要があります。
（5）DDRデバイスの電源またはグラウンドボールからコンデンサパッケージの
（5）DDRデバイスの電源またはグラウンドボールからコンデンサパッケージの
中心までを測定。SDRAMメーカーのガイダンスを参照してください。
（6）DDRデバイスごと。 SDRAMメーカーのガイダンスを参照してください。
（7）追加のHSバイパスコンデンサは、ボードの反対側に取り付けられている場合にのみ、
（6）DDRデバイスごと。 SDRAMメーカーのガイダンスを参照してください。
（7）追加のHSバイパスコンデンサは、ボードの反対側に取り付けられている場合にのみ、
接続ビアを共有できます。ボードの同じ側でビアを共有することは許可されていません。
（8）HSバイパスコンデンサは、PCBの同じ側に取り付けられたDDRデバイスと
（8）HSバイパスコンデンサは、PCBの同じ側に取り付けられたDDRデバイスと
ビアを共有する場合があります。接続には幅の広いトレースを使用する必要があり、
コンデンサパッドからDDRデバイスパッドまでの長さは150ミル未満である必要があります。
（9）このガイドのコンデンサの推奨事項は、このプロセッサのニーズのみを反映しています。
（9）このガイドのコンデンサの推奨事項は、このプロセッサのニーズのみを反映しています。
メモリデバイス自体の適切なデカップリングコンデンサの配置を決定するには、
メモリベンダーのガイドラインを参照してください。
1.4.3 Return Current Bypass Capacitors
DDR信号が1つの信号層から別の信号層にホッピングするためにリターン電流の
基準面が変化し、その結果、基準面がVDDS_DDRからVSSに変化する場合は、
追加のバイパスコンデンサを使用してください。
ここでのバイパスコンデンサは、信号とともにホッププレーンへの
ここでのバイパスコンデンサは、信号とともにホッププレーンへの
リターン電流のパスを提供します。
これらのリターン電流バイパスコンデンサをできるだけ多く使用してください。
これらのリターン電流バイパスコンデンサをできるだけ多く使用してください。
(信号ビアごとに最大1つ)
これらは信号電流のリターンであるため、これらのバイパスコンデンサのビアサイズは、
これらは信号電流のリターンであるため、これらのバイパスコンデンサのビアサイズは、
信号ルーティングに使用されるビアよりも小さくすることができます。