- TEDサポートウェブ > Texas Instruments > プロセッサ > 【TI：プロセッサ】 AM64x /AM243xの回路図チェック：推奨事項 2.8 DDR(2.13 CK and ADDR_CTRL Topologies and Rout...
【TI：プロセッサ】 AM64x /AM243xの回路図チェック：推奨事項 2.8 DDR(2.13 CK and ADDR_CTRL Topologies and Routing Guidance)
AM64x /AM243xの回路図チェックのポイントを教えてください。
- カテゴリー :
回答
2.13 CK and ADDR_CTRL Topologies and Routing Guidance
CKおよびADDR_CTRLネットクラスも同様にルーティングされ、
プロセッサ内のDDR PHYから各SDRAMまでの長さが一致して、
これらの間のスキューが最小限に抑えられます。
CKネットクラスは、より高い遷移速度で動作するため、
より注意が必要です。
CKおよびADDR_CTRLネットクラスは、
「fly-by」実装でルーティングされます。
これは、CKおよびADDR_CTRLネットクラスがマルチドロップバスとして
プロセッサのDDRコントローラから各SDRAMに順次ルーティングされ、
各信号の最後に終端があることを意味します。
このルーティングを完了するために、各SDRAMの各ネットに
小さなスタブトレースが存在します。
これらのスタブは、反射を管理するために短く、
これは、CKおよびADDR_CTRLネットクラスがマルチドロップバスとして
プロセッサのDDRコントローラから各SDRAMに順次ルーティングされ、
各信号の最後に終端があることを意味します。
このルーティングを完了するために、各SDRAMの各ネットに
小さなスタブトレースが存在します。
これらのスタブは、反射を管理するために短く、
ほぼ同じ長さである必要があります。
ADDR_CTRLネットクラスは、各SDRAMでCKネットクラスと長さが
ADDR_CTRLネットクラスは、各SDRAMでCKネットクラスと長さが
一致しているため、ADDR_CTRL信号は各SDRAMで
適切にサンプリングされます。
注釈
DDR4レイアウトには、Fly-byルーティングが必要です。
以前はDDR2レイアウトに使用されていたBalanced-Tルーティングは
以前はDDR2レイアウトに使用されていたBalanced-Tルーティングは
サポートされていません。
Section 2.2では、単一のx16SDRAMから最大2つのx8SDRAMまで、
複数の可能なメモリトポロジや実装があることを説明しました。
実装されているSDRAMの数に関係なく、
複数の可能なメモリトポロジや実装があることを説明しました。
実装されているSDRAMの数に関係なく、
ルーティング要件に従う必要があります。
TIは、すべてのSDRAMをボードの同じ側、できればプロセッサと同じ側に
実装することをお勧めします。
ボードの両側にSDRAMを実装することは可能ですが、
配線の複雑さと必要なPCB層の数が大幅に増加します。
Figure 2-5にCKネットクラスのトポロジを示し、
TIは、すべてのSDRAMをボードの同じ側、できればプロセッサと同じ側に
実装することをお勧めします。
ボードの両側にSDRAMを実装することは可能ですが、
配線の複雑さと必要なPCB層の数が大幅に増加します。
Figure 2-5にCKネットクラスのトポロジを示し、
Figure 2-6に対応するADDR_CTRLネットクラスのトポロジを示します。
fly-byルートは、長さマッチング分析を簡素化するためにセグメントに
fly-byルートは、長さマッチング分析を簡素化するためにセグメントに
分割されています。 この方法では、長さの誤差が過度に蓄積しないように
注意する必要があります。
セグメントA1とA2は、引き込みセクションを構成します。
セグメントATは、ネットの終わりで終了するまでの経路です。
セグメントA3は、各SDRAMに分岐するスタブ間のルーティングされた
セグメントA1とA2は、引き込みセクションを構成します。
セグメントATは、ネットの終わりで終了するまでの経路です。
セグメントA3は、各SDRAMに分岐するスタブ間のルーティングされた
トラックです。 SDRAMの数が少ないトポロジの場合は、
存在しない各SDRAMのA3セグメントを削除します。
Table 2-6に、ルーティングセグメントの長さに関する一致要件の詳細を
Table 2-6に、ルーティングセグメントの長さに関する一致要件の詳細を
示します。
前の図は、トラック長を管理でき、ルーティングされたトラック長の
マッチングルールに従うことができるような回路トポロジを示しています。
次の2つの図は、PCBにルーティングされたトラックの観点から、
CKおよびADDR_CTRLルーティンググループのルーティングを示しています。
Figure 2-7に、2つのSDRAMデバイスのCKグループルーティングを示します。
この図では、フライバイルーティングが明確になっています。
DDR0_CK0およびDDR0_CK0_nトラック（CKルーティンググループ）は、
次の2つの図は、PCBにルーティングされたトラックの観点から、
CKおよびADDR_CTRLルーティンググループのルーティングを示しています。
Figure 2-7に、2つのSDRAMデバイスのCKグループルーティングを示します。
この図では、フライバイルーティングが明確になっています。
DDR0_CK0およびDDR0_CK0_nトラック（CKルーティンググループ）は、
BYTE0データを含む最後のプロセッサからSDRAMに差動ペアとして
ルーティングされます。
次に、この差動ペアルーティングは他のSDRAMに進み、
次に、この差動ペアルーティングは他のSDRAMに進み、
VDDS_DDRへのAC終端で終了します。
ルーティングには、各SDRAMのDDR0_CK0とDDR0_CK0_nの両方の
ルーティングには、各SDRAMのDDR0_CK0とDDR0_CK0_nの両方の
ルーティング スタブも含まれます。
Figure 2-8に、2つのSDRAMデバイスのADDR_CTRLルーティングを示します。
ADDR_CTRLルーティンググループはCKルーティンググループと
ADDR_CTRLルーティンググループはCKルーティンググループと
長さが一致しているため、これらも同じパスに沿ってフライバイ方式で
ルーティングされます。
絶対的な順序は重要ではありません。
プロセッサで開始するフライバイルーティングは、データの最後のバイトを含む
SDRAM（またはBYTE0データを含む行と反対のSDRAM）に
プロセッサで開始するフライバイルーティングは、データの最後のバイトを含む
SDRAM（またはBYTE0データを含む行と反対のSDRAM）に
ルーティングすることもできます。
次に、fly-byルーティングは、BYTE0 SDRAMの後のRttターミネーションを
次に、fly-byルーティングは、BYTE0 SDRAMの後のRttターミネーションを
介してVTTにルーティングされるまで、上記のように他のSDRAMに進みます。
ルーティング中のレイヤー遷移を最小限に抑えます。
レイヤー遷移が必要な場合は、同じ参照面を使用してレイヤーに遷移することが
レイヤー遷移が必要な場合は、同じ参照面を使用してレイヤーに遷移することが
望ましいです。
これに対応できない場合は、両方の基準面がグランドまたはVDDS_DDRのときに、
これに対応できない場合は、両方の基準面がグランドまたはVDDS_DDRのときに、
戻り電流が基準面間で遷移できるように、近くにスティッチングビアがあることを
確認してください。
または、リファレンスプレーンの1つがグランドで、もう1つがVDDS_DDRの場合に、
または、リファレンスプレーンの1つがグランドで、もう1つがVDDS_DDRの場合に、
リターン電流がリファレンスプレーン間で遷移できるように、
バイパスコンデンサが近くにあることを確認してください。
これは、すべての参照面の遷移で発生する必要があります。
目標は、リターン電流パスのサイズを最小化して、
これは、すべての参照面の遷移で発生する必要があります。
目標は、リターン電流パスのサイズを最小化して、
このパスのインダクタンスを最小化することです。
これらのスティッチングビアまたはコンデンサがないと、
これらのスティッチングビアまたはコンデンサがないと、
信号経路にインピーダンスの不連続性が生じ、クロストークと信号の歪みが増加します。