• No : 10607
  • 公開日時 : 2022/03/09 10:48
  • 更新日時 : 2023/01/05 15:26
  • 印刷

【TI:プロセッサ】 AM64x /AM243xの回路図チェック:推奨事項 2.8 DDR(3.13 CK and ADDR_CTRL Routing Specification)

AM64x /AM243xの回路図チェックのポイントを教えてください。
カテゴリー : 

回答

 
 
 
3.13 CK and ADDR_CTRL Routing Specification
 
CKおよびADDR_CTRLネットクラス内のスキューは、
ADDR_CTRLネットのセットアップおよびホールドマージンを直接削減します。
したがって、このスキューを制御する必要があります。
ルーティングされたPCBトラックには、その長さに比例した遅延があります。
したがって、遅延スキューは、定義された信号グループ内の
ルーティングされたトラックの長さを一致させることによって管理する必要があります。
PCB 上で長さを合わせる唯一の方法は、短いトレースをネットクラスで
最も長いネットと関連するクロックの長さまで長くすることです。
       
Table 3-6に、プロセッサからSDRAMへのルーティングを構成する
個々のセグメントの制限を示します。
これらのセグメントの長さは、前にFigure 3-4およびFigure 3-5に示した
CKおよびADDR_CTRLトポロジダイアグラムと一致します。
ルーティンググループ内のすべての信号の同じセグメントの長さを
一致させることにより、信号遅延スキューが制御されます。
ほとんどのPCBレイアウトツールは、この検証を支援するレポートを
生成するように構成できます。
これを自動的に生成できない場合は、手動で生成して検証する必要があります。
 


(1)最大値は、保守的なシグナルインテグリティアプローチに基づいています。
 この値は、立ち上がり時間と立ち下がり時間の詳細なシグナルインテグリティ分析で
 目的の動作が確認された場合にのみ拡張できます。
(2)ビアカウントの差は、すべてのセグメントスキューの最大値を超えないように、
 シグナルフライトタイムの正確な3Dモデリング
 (ビアを介した正確にモデル化された信号伝搬を含む)が適用された場合にのみ
 1増加する可能性があります。
(3)中心間の間隔は、最大500ミルの配線長(端点の近くのみ)で最小2wまで
 下げることができます。
(4)適切な差動インピーダンスを確保するために設定されたCK間隔。
(5)ユーザーは、不注意によるインピーダンスの不一致が発生しないように
 インピーダンスを制御する必要があります。
 一般的に、その層でシングルエンドインピーダンスZoの2倍に等しい
 差動インピーダンスを実現するには、中心間の間隔を2wまたは2wより
 わずかに大きくする必要があります。