TEDサポートウェブ
>
Lattice Semiconductor
>
設計ツール
>
【Lattice 設計ツール】RTLシミュレーションで期待した結果が得られません。
戻る
No : 1758
公開日時 : 2018/09/14 14:44
更新日時 : 2023/08/29 15:56
印刷
【Lattice 設計ツール】RTLシミュレーションで期待した結果が得られません。
RTLシミュレーションを実施しましたが、期待した結果が得られません。
カテゴリー :
TEDサポートウェブ
>
Lattice Semiconductor
>
設計ツール
TEDサポートウェブ
>
Lattice Semiconductor
>
FPGA
回答
テストベンチファイルにGSR(Global Set/Reset)及びPUR(Power Up Set/Reset)はインスタンスされていますか。
【Verilog記述例】
GSR GSR_INST(
.GSR()
);
PUR PUR_INST(
.PUR()
);