入力端子はグランドまたはVCCに接続してください。 出力端子はオープンにしてください。 詳細表示
【TI:ロジック】 ロジックIC 入力オーバーシュート、アンダーシュートの許容について
デバイスの保証は入力の絶対最大定格になります。 下記を参考にしてください。 ・入力オーバーシュートの許容 ・入力アンダーシュートの許容 詳細表示
出力段にPchを持たない内部回路構成、つまり出力段のFETのドレインがどこともつながっていない状態になっています。 したがって、外部にプルアップされた電位がそのまま出力のHレベルとなります。ロジック製品の代表型番は、05/06/07となります。 この機能を利用して、期待される出力電圧レベルと同じ電位で 詳細表示
おいて発生します。 メタステーブルが発生すると、回路の出力が0と1の閾値の中間的な電圧を維持し続け、 ある程度持続した後、自然に0か1のいずれかで安定した状態に戻ります。 この期間は、TTLやCMOSの標準ロジックで数十ps~数ns程です。 セットアップ時間(ts)やホールド時間(th)などを 詳細表示
。 CMOSロジック 消費電力の計算方法 詳細表示
。 ※下記FAQもご参照下さい。 【TI:ロジック】 入力ヒステリシス特性とは 参考資料:SLLA364A (TEXAS INSTRUMENTS) 詳細表示
【TI:電源IC】 TPS2111A:電源電圧とロジック入力のタイミング
問題ありません。 IN1ピンとIN2ピン、D0ピンとD1ピンはそれぞれ独立した電源レールです。 シーケンス等の条件もありません。 TI Q&Aサイトを参照してください。 詳細表示
【TI:ロジック】 SN74LVC14Aの入力キャパシタ容量の上限
。 下記TI Q&Aサイトを参照してください。 TI E2E Logic forum: About Cin max of SN74LVC14A 当サイト内にもシュミットトリガの説明がありますので、参考にしてください。 Support Web:【TI:ロジック】 シュミットトリガとは 詳細表示
【NXP:i.MX RT】 i.MX RT1050リファレンスマニュアルに記載されているブートモードのロジック
Figure 21-6が間違いのため、この図は無視してください。 BOOT_MODE[1:0]やBT_FUSE_SELの設定による動作は下記の通りです。 BOOT_MODE[1:0] ブートモード BT_FUSE_SEL 動作 00b Boot from Fuse... 詳細表示
【TI:ロジック】 LSF0102 スレッシュホールド電圧について
LSF0102の動作はFETのスイッチのような形で動作します。 よって、一般的なロジックの仕様である入力レベルのスレッシュのような仕様はありません。 また、VOL/VOHのような仕様もありません。 代わりにスイッチのRon抵抗としての仕様があります。 レベル変換として使用するためには、VrefA≦VrefB 詳細表示
143件中 11 - 20 件を表示